数字石英钟论文

精品文档---下载后可任意编辑 题目：PLC实现抢答器控制系统及组态模拟 系部：电气工程与自动化 专业：机电一体化 班级：机电A1003班 姓名：贾兵 指导老师：王彦勇 山西职业技术学院 摘要 石英钟一种计时的器具。提起时钟大家都很熟悉，它是给我们指明时间的一种计时器具，我们每天都用得到它。在日常生活中，时钟准到1秒， 就已经足够了。但在许多科学讨论或工程技术的领域中对钟点的要求就要高得多。石英钟正是根据这种需要而产生的。它的主要部件是一个很稳定的石英振荡器。将石英振荡器所产生的振荡频率取出来。使它带动时钟指示时间这就是石英钟。 目前，最好的石英钟，每天的计时能准到十万分之一秒．也就是经过差不多270年才差1 秒。高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英钟都采纳了石英技术，因此走时精度高，稳定性好，使用方便，不需要常常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时、分、秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好 关键词：石英振荡器LED显示器 数字式电子钟 目录 摘要2 目录3 前言4 数字电子钟简介4 系统原理概述5 数字钟的构成原理5 数字钟电路系统的组成框图5 2.3系统的工作原理：5 各单元电路设计与分析6 6 6 3.3 时间计数器电路的设计7 3.3.1 74LS160构成秒、分的六十进制计数器7 3.3.2 74LS160构成小时的二十四进制计数器 7 译码驱动器及显示数码管9 10 11 11 电路的安装与调试13 13 13 4.3出现的问题及解决方法：13 设计心得14 设计心得体会：14 结束语15 致 谢16 附录1 元件清单17 参考文献：17 前言 数字电子钟简介 数字电子钟的原理方框图如图1所示。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采纳60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采纳60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采纳24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 译码、显示 译码、显示 译码、显示 整点报时 24进制计数器 60进制计数器 60进制计数器 校秒 校分 校时 分频器 晶体振荡器 校时控制 图1：数字电子时钟系统框图 系统原理概述 数字钟的构成原理 （1）数字钟的构成：振荡器、分频器、计数器、译码器、ＬＥＤ数码管显示器等几部分。 （2）数字钟的时、分、秒实际上就是由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。设计数字钟实际上就是计数器的级联。 （3）芯片选型：由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器74LS160。 数字钟电路系统的组成框图 数字钟电路系统由主体电路和扩展电路两大部分组成。其中，主题电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。下图所示为数字钟的一般构成框图。 2.3系统的工作原理： 振荡器产生的高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向时计数器进位，小时计数器根据24进制计数。计数器的输出经译码器输出或经七段译码器/驱动器（74LS47）由LED数码管显示输出。校时电路实现时、分的校正或调整、秒的清零。扩展电路整点仿电台报时、定时闹钟必须是在主题电路正常工作的情况下进行扩展。 各单元电路设计与分析 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采纳TTL集成电路或都采纳CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。晶体振荡器电路为数字钟提供一个频率稳定准确的32768（215）Hz的方波信号，可保证数字钟的走时准确及稳定。下图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲 。 假如精度要求不高也可以采纳由集成逻辑门与RC组成的时钟源振荡器。这里设振荡频率fo ≈103Hz=1000Hz。 晶体振荡器电路 分频器的功能主要有两个： 1、产生标准秒脉冲信号。 2、提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。 分频器电路将32768Hz的高频方波信号经CD4060分频后得到2Hz的方波信号,再利用分频器变成1Hz标准脉冲供秒计数器进行计数。分频器实际上也就是计数器。这里用74LS74联级构成，起电路图如下: 时间计数器电路的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器.下面用两个74LS160分别构成六十进制和二十四进制计数器。 3.3.1 74LS160构成秒、分的六十进制计数器 数字钟的“秒”、“分”信号产生电路可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器，因此需用两片74LS160就可以构成六十进制计数器了，当秒或分十位为0101、个位为1001时，就会向时或分个位产生进位，从而完成时钟功能。其电路框图如下： 3.3.2 74LS160构成小时的二十四进制计数器 时计数器是一个24进制计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。二十四进制计数器，也是用两个74LS160集成块来实现的，方法与六十进制计数器大同小异，但其要求个位是十进制，状态变化在0000～1001间循环，十位是二进制，状态变化在0000～0010间循环，显示为0~23