数电课程设计--八路抢答器

数字电子技术课程设计报告数字电子技术课程设计报告 八路智力竞赛抢答器的设计八路智力竞赛抢答器的设计 专专业业: :电子信息科学与技术 班班级级: : 2012 级 1 班 姓姓名名: : 学学号号: : 指导老师指导老师: : 电子通信与物理学院电子通信与物理学院 . . 日日期期: 2015: 2015 年年 1 1 月月 10 10 日日 . . 指导教师评语指导教师评语 . . 1 1 设计要求设计要求 在当代社会中企业、学校和电视台等单位常举办各种智力竞 赛,抢答记分器是必要设备。过去在举行的各种竞赛中我们经常看到 有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的 答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平 性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规比 赛。因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计 出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答 器，再到现在的数显抢答器，其功能在一天天的趋于完善不但可以用来 倒计时抢答，还兼具报警等等功能，有了这些更准确地仪器使得我们的 竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。在这一背 景下本文利用 74LS 系列芯片设计了一种有效、便捷的八路数字抢答器。 设计要求如下： 利用数字电路设计一个八路抢答器， 允许八路参加， 并具有锁定功能，用 LED 显示最先抢答的队，系统设置外部清除键，按 动清除键，LED 显示器自动清零灭灯。数字显示功能：数字抢答器定时 为 30S，启动开启键以后要求Ⅰ)定时开始；Ⅱ)扬声器要短暂报警；Ⅲ) 发光二极管亮灯；如果在30S 抢答有效,计时结束，30S 抢答无效，发光 二极管灯灭。 2 2 设计任务设计任务 本次描述的八路抢答器功能指标为：设计一个能支持八路抢答的智 力竞赛抢答器；主持人按下开始抢答的按键后，有短暂的报警声提示抢 答人员抢答开始且指示灯亮表示抢答进行中；在开始抢答后数码管显示 30 秒倒计时；有抢答人员按下抢答键后，在数码管上显示抢答成功人员 . . 的编号，倒计时暂停，同时后续抢答人员的抢答将无效；当主持人再次 按下按键回到复位状态，倒计时的数码管保持显示 30，显示人员编号的 数码管灭，指示灯灭。 本次设计的电路由包括抢答电路、定时电路、报警电路在的三部分 电路组成。抢答电路由按键、锁存器、优先编码器、数码管译码驱动器 等器件组成；定时电路由 555 定时器、计数器、锁存器、数码管译码驱 动器、开关等器件组成；报警电路由蜂鸣器、单稳态脉冲触发芯片等器 件组成。 3 3 总体设计总体设计 3.13.1 原理分析原理分析 3.1.1 工作原理简介 如图 2.1 所示为抢答器的结构框图，它由抢答电路、计时电路和报 警电路三部分组成。抢答电路完成基本的抢答功能，即开始抢答后，当 选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其 他选手抢答。计时电路完成计时功能。其工作原理为，当开始抢答的开 关没有闭合时，抢答器处于禁止状态，编号显示器灭灯，定时器显示设 定时间；主持人将开关置于“开始抢答“状态，宣布“开始“抢答。定时器 倒计时，扬声器给出声响提示。选手在定时时间抢答时，抢答器完成： 优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止 二次抢答、定时器显示剩余时间。如果再次抢答只须主持人将开关断开 后闭合。 . . 3.1.2 抢答器工作过程 主持人开关拨到“开始抢答”状态，会有提示音，并立刻进入抢答 倒计时（预设 30s 抢答时间），如有选手抢答，显示其号数并停止倒计 时，只有第一个按抢答的选手有效。如倒计时期间，主持人想停止倒计 时可以随时将开关拨到“准备”状态，系统会自动进入准备状态，等待 主持人拨回“开始抢答“进入下次抢答计时。如果主持人将开关拨到“开 始抢答”状态，而此时有人按了抢答按键则抢答无效，不会显示其。 3.1.3 主要元器件功能介绍 （1）8D 锁存器 74LS373 74LS373 为三态输出的 8 D 锁存器。 引脚说明： D0～D7 数据输入端， OE 三态允许控制端（低电平有效），Q0～Q7 输出端。当三态允许控制 端 OE 为低电平时，Q0～Q7 为正常逻辑状态，可用来驱动负载或总线。 当 OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的 负载， 但锁存器部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时， Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。 . . （2）优先编码器 74LS148 74LS148 为 8 线－3 线优先编码器。将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。 芯片管脚：0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有 效)，A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有 效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端， 即使能输出端。 （3）数码管译码器驱动器 74LS48 74LS48 芯片是一种常用的七段数码管译码器驱动器。引脚：A0－A3 为译码地址输入端，BI/RBO 为消隐输入（低电平有效）/脉冲消隐输出 （低电平有效）LT 为灯测试输入端（低电平有效），RBI 脉冲消隐输入 端（低电平有效），Ya－Yg 段输出。当 A0-A3 输入 0 到 15 时，段输出 . . 驱动数码管显示响应的数字。 （4）74LS192 十进制可逆计数器 74LS192 是双时钟方式的十进制可逆计数器。CPU 为加计数时钟输 入端，CPD 为减计数时钟输入端。 LD 为预置输入控制端，异步预置。 CR 为复位输入端，高电平有效，异步清除。CO 为进位输出：1001 状态 后负脉冲输出， BO 为借位输出：0000 状态后负脉冲输出。 3.23.2 电路设计电路设计 3.2.1 抢答电路设计 抢答电路的功能有两个：一是能分辨出选手按键的的先后，并锁存 优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作 无效。选用优先编码 74LS148 和 8D 锁存器 74LS373 可以完成上述功能， 其电路组成如图 2.2 所示。 其工作原理是：当主持人控制开关 S9 处于断开状态时，74LS373 的 锁存控制端为高电平不锁存， Q 随数据 D 而变。 此时 8 输入与非门 74LS30 的输出为低电平。同时由于开关 S9 断开，数码管的共阴极为高电平， 这样就不会在未抢答状态下显示了。而此时 74148 的输入为八个高电平 输出为三个高电平如果不加控制经 7448 译码输出后会在数码管上显示 数字 7。这里把 8 输入与非门 74ls30 的输出接到 7448 的灭灯控制端 . . BI/RBO，抑制数码管显示。当开关 S9 被闭合时，进入抢答状态。这时 虽然开关 S9 闭合使或门 74S32 的一个输入端为 0， 但由于 8 输入与非门 的输出仍为 0 所以 74LS373 的锁存控制端仍为 1， 不会阻止数据的通过。 当第一个按键按下时，74LS30 的输出变为高