计算机组成原理与系统结构 (60)

2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 对称多处理机 系统 SMP 算机成原理系计组与统结构 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache SMP 定具有以下特征的立算机系义为独计 统 有或以上功能相似的理器两个两个处 多理器共享同一主存和个处I/O，设备它们 以或其他部接机制互在一起总线内连联 每理器共享主存的大致相同个处对访问时间对 所有理器共享处对 I/O的设备访问 对称多处理机系统 SMP Cache 或通同一通道，或通接到同一过过连设备 的不同通道 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache SMP 定具有以下特征的立算机系义为独计 统 所有理器能完成相同的功能（“处术语对 ” 的由）称来 系被一集中式操作系（统个统OS ）所控制 对称多处理机系统 SMP Cache 可提供各理器及其程序之的作种处间业 、任、文件和据的交互级务级级数级 理器之要有高度的同性处间协 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 性能更好 任能行完成，或服于多用务够并务个户 可用性 / 容错更好 所有理器都能完成同的功能，故处样单个 理器的故障不造成系的宕机处会统 支持增量式增长 用可以通在系中添加理器提高户过统处来 系性能统 多理机系对称处统 SMP Cache SMP 的优点 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 多理机系对称处统 SMP Cache 可扩展性好 商能基于理器目提供一品厂处数个产 范供用围户选择 多个处理器的存在对用户来讲是透明的 操作系管理各理器上的程统实际个处进 或程的度，以及多机同步线调 SMP 的优点 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache SMP 常规结构图 多理机系对称处统 SMP Cache 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 多理机系对称处统 SMP Cache 明说 每理器是立的个处独 各理器之可通共享存器相互通信处间过储 通某形式的互机制，每理器能过种连个处访问 共享的主存和 I/O 设备 行据或信息的交互进数状态 包括有控制器、 ALU 、寄存器和 Cache 各理器之直接交信也是可以的处间换号 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 多理机系对称处统 SMP Cache 分共享时总线 多端口存内 中央控制元单 互连网络 SMP部互的形式内联组织 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 分共享时总线 最的形式简单 和接口似于使用互的理器系结构类总线连单处统 SMP 内部互联的组织形 式 Cache 具有以下特 征： 寻址功能 确定据的源和去向数来 仲裁功能 任何模都能起控制申，那必有块应该对总线发请须 相机制不同模的控制求行仲裁，确定应来对块请进 的使用，也就是仲裁总线权竞争时 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 分共享时总线 SMP 内部互联的组织形 式 Cache 提供如下特 征： 分时复用功能 一模正在使用，其他模的需求个块总线时则块总线 必先挂起等到此次操作束后，才能被须结响应 多理器和其他模一，也是共享的个处块样总线 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 简易性 每物理接口以及理器的址、仲裁和个处寻 分特性都和理器系相同时单处统 可靠性 上任一总线CPU 的故障不引起整系会个 的统瘫痪 分时共享总线的优点 SMP 内部互联的组织形 式 Cache 灵活性 充系很容易扩统 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 系性能受限于周期统总线时间 体看使用总来两级 Cache 的好是要大于处还 据一致性的失维护数损 了一致性，又要使用为维护这个总线 分时共享总线的缺点 SMP 内部互联的组织形 式 Cache 了少，每理器都配置局部为减总线访问个处 Cache ，但又会带来 Cache据一致性的数问 题 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 分共享时总线 SMP 内部互联的组织形 式 Cache 这种方式是几种组织方式中系统硬件成本最 低且最简单的，当然它的系统效率也是最低 适用于规模较小的 SMP 系统 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache 多端口存内 SMP 内部互联的组织形 式 Cache 是可以允每理器或它许个处I/O 模立块独访问 的存模，具有多端口，可以允多模内块个许个 同块时读写 每端口都必有解冲突所需的个须决逻辑 理器和处I/O 模几乎不需要修改块 性主要是在多端口上体复杂还现 先排序优级 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache SMP 内部互联的组织形 式 Cache 多端口存储器的优点 更好的性能 每理器都有通往每模的用路个处个块专径 安全性更高，不易被其他理器修改处 可以将部分内存配置为一个或多个处理器的 私有内存 在相同 CPU模，比方式性能好规时它总线 2N /2w i = j mod m (Tag) CPU N = (s + w) i = j mod m Cache 2N /2w 2N /2w Cache SMP 内部互联的组织形 式 Cache 多端口存储器的缺点 更复杂的控制 在需要在存接口中加上特殊的内逻辑 理器之的通信都通存接口，有潜处间过内会 在冲突的问题 使用写直达 Cache 策