深圳2024年会计从业资格《会计基础》模拟试卷
大连海事高校学士论文 频率合成器的FPGA设计实现 1 绪论 1.1 频率合成技术的背景 1)干脆频率合成 干脆频率合成理论大约在20世纪30年头中期起先形成,当时是利用单个或多个不同频率的晶体振荡器作为基准信号源,经过倍频、分频、混频等途径干脆产生很多离散频率的输出信号,这就是最早应用的频率合成器,称之为干脆式频率合成器.采纳单一个或多个不同频率的晶体振荡器作为基准信号源,经过具有加减乘除四则运算功能的混频器、倍频器、分频器和具有选频功能的滤波器的不同组合来实现频率合成。利用不同组合的四则运算,即可产生大量的、频率间隔较小的离散频率系列。依据参考频率源的数目和四则运算电路组合的不同,干脆式频率合成器有着很多不同的形式.如可由较多晶体振荡器或频率源同时供应基准频率,或仅由一个或少数几个晶体振荡器供应基准频率。尽管合成器仅输入一个参考频率,但只需变更各倍频次数和分频器的分频数,即可获得一系列的离散频率。 2)锁相频率合成 相位反馈理论和锁相技术应用于频率合成领域,产生了间接式频率合成器。所谓间接式是指合成器的输出信号不是干脆从参考源经过变换而得,而是由锁相环的压控振荡器间接产生所须要的频率输出,所以,间接式频率合成器又称为锁相频率合成器.它是基于锁相环路的同步原理,从一个高精确度、高稳定度的参考晶体振荡器综合出大量离散频率的一种技术。锁相频率合成器由基准频率产生器和锁相环路两部分构成。基准频率产生器为合成电路供应一个或几个高稳准的参考频率,锁相环路则利用其良好的窄带跟踪特性,使频率精确地锁定在参考频率或其某次谐波上,并使被锁定的频率具有与参考频率一样的频率稳定度和较高的频谱纯度[21。由于锁相环路具有良好的窄带滤波特性,故其输出信号质量较干脆式频率合成器得到明显的改善。锁相技术在频率合成中的胜利应用,使频率合成技术获得突破性进展。锁相频率合成器的结构简洁、输出频率成分的频谱纯度高,而且易于得到大量的离散频率等优点引起了人们的极大关注,为频率合成器的广泛应用打下了基础。在锁相频率合成器中,输出频率系列是由压控振荡器(NCO)产生的。该频率在环路的鉴相器中,不断地与来自石英晶体振荡器的基准频率进行相位比较,并通过比较后产生的误差信号对振荡频率进行校准,使输出频率系列中的任一频率均具有与基准频率相同的频率稳定度[41。由于鉴相器要求进行相位比较的两输入频率在数值上相等,由此形成了多种锁相频率合成的方法,其中主要有:脉冲限制锁相法和数字锁相合成法。 3)干脆数字频率合成 数字技术的飞速发展,使频率合成技术也跃上了一个新的台阶。1971年,美国学者J·Tiemey,C·M·Radcr和B·Gold提出了以全数字技术从相位概念动身,干脆合成所需波形的~种新的频率合成原理,形成了第三代频率合成方案——DDs。限于当时的技术和器件水平,它的性能指标尚不能与已有的技术相比,故未受到重视。 1.2 频率合成器的发展状况 随着现代电子技术的发展,在通讯、雷达、宇航、电视广播、遥控遥测和电子测量等运用领域,对信号源的频率稳定度、频谱纯度、范围和输出频率提出了越来越高的要求。为了提高频率稳定度,常常采纳晶体振荡器等方法来解决,但已不能满意众多应用场合的要求,很多应用领域对信号频率的稳定性要求起来越高,而且不仅须要单一的固定频率,还须要多点频率。为了解决这个问题,于是产生了频率合成技术。频率合成就是将具有低相位噪声、高精度和高稳定度等综合指标的参考频率源经过电路上的混频,倍频或分频等信号处理以便对其进行数学意义上的加、减、乘、除等四则运行,从而产生大量具有同样精度的频率源,实现频率合成的电路叫频率合成器。频率合成技术起源于二十世纪30年头,至今已有七十多年的历史。 早期的频率合成器是由一组晶体振荡器组成的,要输出多少个频率点,就须要多少个晶体。频率的切换由人工来完成,频率的精确度和稳定度主要由晶体来确定,很少与电路有关。后来这种合成方式被非相干合成的方法所代替。非相干合成虽然也运用了晶体,但它的工作方式是以少量的晶体产生很多频率。与早期的合成方式相比,成本降低了,而稳定性提高了。但是研制由多块开关晶体所组成的晶体振荡器是一个特别困难的任务,而且成本高,不经济。所以后来科学家又提出了相干合成法。最早的相干合成法是干脆频率合成(Direct Frequency synthesis)。干脆频率合成是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算干脆组合出所要需频率的方法。不过,干脆合成也可以用多个基准源通过上述方式得到所需的频率。这种方法由于频率切变速度快,相噪低使之在频率合成领域占有重要地位,但因干脆式频率合成器杂散多,体积大,探讨困难,成本也令人不行接受,故该方案已基本被淘汰。 在干脆频率合成之后出现了间接频率合成(Indirect Frequency Synthesis)。间接频率合成包括模拟间接频率合成(注入锁相、模拟环锁相、取样锁相),锁相环频率合成,数字锁相频率合成。这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域,它的主要代表是锁相环Pu,(Ph蹴-Lockod Loop)频率合成,被称为其次代频率合成技术。现在最常用的结构是数模混合的锁相环,即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式,因具有相噪低,杂散抑制好,输出频率高,价格便宜等优点至今仍在频率合成领域占有重要地位。目前已有很多性能优良的单片PLL频率合成器面市,典型的有Motorola公司的MCl45191、Oualcomm公司的Q3236、NationalSemiconductor公司的LMX2325、LMX2326,LMX2330。这极大地推动了PLL频率合成方式的应用f2。众所周知,传统的锁相环频率合成器,每当编程分频器分频比变更1时,所得到的输出频率的变更量即为参考频率f。为提高频率辨别率,就必需减小参考频率f,结果就使频率切换时间变长。因此,频谱纯度、换频速度以及频率间隔是相互冲突的。为了解决这对冲突,1969年DANA试验室有限公司独创了一种利用单环频率合成器来减小频率间隔的新方法一“小数分频”。这种新奇、独特的单环小数分频频率合成器一经问世就受到各方面的关注和青睐,大有取代传统的多环结构合成器的趋势,是一种有效的新奇频率合成器。随着数字信号理论和超大规模集成电路VLSI的发展,在频率合成领域诞生了一种革命性的技术,那就是上世纪七十年头出现的干脆数字频率合成DDS(Direct Digtal frequency Synthesis),它的出现标记着频率合成技术迈进了第三代。 - 2 - 1.3 本课题探讨的内容和意义 本次设计是利用可编程器FPGA完成一个DDS系统,虽然但是用用FPGA实现DDS技术在某些方向存在着DDS芯片不能取代的优势,用FPGA实现DDS技术比较敏捷,可以产生多种调制方式,多种组合方式,并且可以实现多个DDS芯片的功能,更加集成。专用的DDS芯片在限制方式、置频速率等方面与系统的要求差距很大,这时假如用高性能的FPGA器件设计符合自己须要