“数字电子技术”作业及答案

第 1 章作业 1.1 为了将 600 份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制 或十六进制代码，则最少各需要用几位？ 答：二进制代码最少需要 10 位，八进制最少需要 4 位，十六进制最 少 3 位. 1.4 将下列二进制数转换为等值的十进制数。 （1）（101.011）2 ；（3）（1111.1111）2。 答：1、5.375 ; 3、15.9375 1.5 将下列二进制数转换为等值的八进制数和十六进制数。 （2）（1001.1101）2；（4）（101100.110011）2。 答：2、11.64, 9 ; 4、 54.63, 26 1.6 将下列十六进制数转换为等值的二进制数。 （1）（8.C）16；（3）（8F.FF）16。 答：1、（10001100） 2 ；3、（10001111.11111111） 2 1.9 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后 4 位有效数字。 （2）（188.875）10；（4）（174.06）10。 答：2、10111100.111 B=BC.EH ；4、10101110.0001 B=AE.1H 1.14 用二进制补码运算计算下列各式。 式中的 4 位二进制数是不带符号位的绝对值。 如果和 为负数，请求出负数的绝对值。 （提示：所用补码的有效位数应足够表示代数和的最大绝对 值。） （2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。 答: 2、补码取 5位有效数字和 1 位符号位 001101+001011=011000 4、补码取 4 位有效数字和 1 位符号位 01101+10101=00010 6、1011-1101 8、-1101-1011 第 2章作业 2.4 已知逻辑函数的真值表如表 P2.4（a） 、 （b）所示，试写出对应的逻辑函数式。 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 M N P Q Z 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表 P2.4（a） 表 P2.4（b） 2.7 写出图 P2.7（a） 、 （b）所示电路的输出逻辑函数式。 图 P2.7 2.8 已知逻辑函数 Y 的波形图如图 P2.8 所示，试求 Y 的真值表和逻辑函数式。 图 P2.8 2.10 将下列各函数式化为最小项之和的形式。 （1） CBACBCAY （3） CDBAY （5） LNNMMLY 2.12 将下列逻辑函数式化为与非–与非形式，并画出全部由与非逻辑单元组成的逻辑电路 图。 （2）  BCCBABAY （4）             BCBABABCAY 2.13 将下列逻辑函数式化为或非–或非形式，并画出全部由或非逻辑单元组成的逻辑电路 图。 （1） CBCBAY （3）  DBADCBCABY   2.15 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。 （2） CBACBAY （4） DCAABDCDBAY （6）           CEADBBCBADCACY （8）  CBACBACBAY   （10）  FEABEDCBEDCBEDBFEBADCAACY 2.17 用卡诺图化简法化简以下逻辑函数。 （2） DCBABCCBAY 2 （4）  )14,11,10, 9 , 8 , 6 . 4 , 3 , 2 , 1 , 0(),,,( 4 mDCBAY 2.22 将下列具有约束项的逻辑函数化为最简与或形式。 （2）  DCBADCBADCAY   2 ，给定约束条件为 0ABCDDABCDCABDCABCDBADCBA 。 （4）  CBBADCBBAY 4 ，给定约束条件为 0BCDACDABDABC 。 第 3章作业 3.8 试画出图 P3.8（a） 、 （b）两个电路的输出电压波形，输入电压波形如图（c）所示。 图 P3.8 3.10 图 P3.10 中的 G1～G4是 OD 输出结构的与非门 74HC03， 它们接成线与结构。 试写出线 与输出 Y 与输入 A1、A2、B 1、B2、C1、C2、D1、D2 之间的逻辑关系式，并计算外接电阻 RL取值的允许范围。 图 P3.10 3.12 在图 P3.12 所示的电路中，试计算当输入端分别接 0V、5V 和悬空时输出电压 vO的数 值，并指出三极管工作在什么状态。假定三极管导通以后 vBE≈0.7V，电路参数如图中所注。 三极管的饱和导通压降 VCE （sat）≈0.1V，饱和导通内阻 RCE（sat）=20Ω。 图 P3.12 3.14 指出图 P3.14 中各门电路的输出是什么状态（高电平、低电平或高阻态） 。已知这些门 电路都是 74 系列 TTL 电路。 图 P3.14 3.15 说明图 P3.15 中各门电路的输出是高电平还是低电平。 已知它们都是 74HC 系列 CMOS 电路。 图 P3.15 3.16 在图 P3.16 所示的由 74 系列 TTL 与非门组成的电路中，计算门 GM能驱动多少同样的 与非门。要求 GM输出的高、低电平满足 VOH≥3.2V，VOL≤0.4V。与非门的输入电流为 IIL ≤- 1.6mA，IIH≤40μA。VOL≤0.4V 时输出电流最大值为 IOL （max）= 16mA，VOH≥3.2V 时输出 电流最大值为 IOH （max）=- 0.4mA。GM的输出电阻可忽略不计。 图 P3.16 3.17 在图 P3.17 所示由 74 系列 TTL 或非门组成的电路中，试求门 GM能驱动多少同样的或 非门。要求 GM输出的高、低电平满足 VOH≥3.2V、VOL≤0.4V。或非门每个输入端的输入电 流为 IIL≤- 1.6mA，IIH≤40μA。VOL≤0.4V 时输出电流最大值为 IOL （max）= 16mA，VOH≥3.2V 时输出电流最大值为 IOH （max）=- 0.4mA。GM的输出电阻可忽略不计。 图 P3.17 3.18 试说明在下列情况下，用万用表测量图P3.18 中的 vI2端得到的电压各为多少： （1）vI1悬空； （2）vI1接低电平（0.2V）