高速pcb设计原理和技术.ppt

Philips and Neusoft Medical Systems Co., Ltd.,1,史建华 2009.8.13,高速PCB设计原理和技术,Philips and Neusoft Medical Systems Co., Ltd.,2,交流内容,基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享,高速PCB设计原理和技术,Philips and Neusoft Medical Systems Co., Ltd.,3,基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享,高速PCB设计原理和技术,交流内容,Philips and Neusoft Medical Systems Co., Ltd.,4,基本概念,串扰（crosstalk） 电磁兼容（EMC） 反射（Reflection） 过冲（Overshoot）和下冲（Undershoot） 时钟偏移（Clock Skew）和时钟抖动（Clock Jitter） 建立时间（Setup Time）和保持时间（Hold Time） 建立时间裕量（Setup Margin）和保持时间裕量（Hold Margin） 地电平面反弹噪声和回流噪声 介电常数（εr） 传输速率,高速PCB设计原理和技术,Philips and Neusoft Medical Systems Co., Ltd.,5,串扰（crosstalk）及后果 串扰是指两个不同的电性能网络之间的相互作用。产生串扰（crosstalk）的一方被称作Aggressor，而收到干扰的一方被称作Victim。通常，一个网络既是Aggressor（入侵者），又是Victim（受害者）。串扰会导致误触发。 串扰产生的原因 串扰是由同一个PCB板上的两条信号线之间互容和互感的容性耦合和感性耦合引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 影响串扰的因素 PCB板层的参数（厚度，介电常数）等、信号线间距、线端接方式等 。,高速PCB设计原理和技术,串扰只发生在Aggressor的上升或下降沿,Philips and Neusoft Medical Systems Co., Ltd.,6,高速PCB设计原理和技术,电磁兼容性（EMC）是指设备或系统在其电磁环境中能正常工作且不对该环境中的任何事物构成不能承受的电磁骚扰的能力，它包括电磁干扰（EMI）和电磁抗干扰（EMS）两个方面。 电磁骚扰（Electromagnetic Disturbance）是指任何可能引起装置、设备或系统性能降低或对生命或无生命物质产生损害作用的电磁现象。 电磁干扰（EMI）是指由电磁骚扰引起的设备、传输通道或系统性能的下降，是电磁骚扰作用的结果，分为辐射干扰（RE）、传导干扰（CE）、PT（干扰功率测试）。传导耦合有三种藕合通路，分别为公共电源、公共地回路、信号线之间的近场感应；辐射耦合是通过空间电磁场进行的电磁耦合。 电磁抗干扰（EMS）包括ESD静电放电）、RS（辐射耐受）、EFT/B快速脉冲耐受、Surge（雷击）和CS（传导耐受）。,Philips and Neusoft Medical Systems Co., Ltd.,7,高速PCB设计原理和技术,反射（Reflection）及后果 反射就是在传输线上的回波（Echo）。信号功率（电压和电流）传输到线上并达到负载处，但是有一部分可能会被反射。反射会产生振铃现象 反射产生的条件 如果负载和传输线具有不相同的阻抗（Impedance），反射就会发生。如果负载阻抗大于源阻抗，反射电压为正；如果负载阻抗小于源阻抗，反射电压为负。 影响反射的因素 布线的几何形状、不正确的线端接、经过连接器的传输、电源平面的不连续等因素的变化均会导致此类反射。,Philips and Neusoft Medical Systems Co., Ltd.,8,高速PCB设计原理和技术,过冲（Overshoot） 过冲是指超过设定电压的第一个峰值或谷值。对于上升沿（Ring Edge）而言，过冲是指最高电压；对于下降沿（fall Edge）而言，过冲是指最低电压。 下冲（Undershoot） 下冲是指下一个谷值或峰值。,过冲和下冲的后果 过分的过冲能够引起保护二极管工作，导致其过早地失效；过分的下冲能够引起假的时钟或数据错误（误操作）。,Philips and Neusoft Medical Systems Co., Ltd.,9,高速PCB设计原理和技术,时钟偏移（Clock Skew） 时钟偏移（Skew）是指不同的接收设备接收到同一时钟驱动输出之间的时间差。对于参考时钟而言，时钟偏移有正延时和负延时之分。 时钟偏移的后果 时钟偏移可引起有效时钟周期的减小。 产生的原因 1）由不同时钟路径的延时或驱动器件不同驱动门之间的时差所造成； 2）由于接收端之间的阈值不同、负载电容不同、以及信号质量的差异所造成。,Philips and Neusoft Medical Systems Co., Ltd.,10,时钟抖动（Clock Jitter） 时钟抖动（Jitter）是指由每一个时钟周期之间的不稳定性引起的相位抖动，该物理量可以用单个周期中最大的周期抖动与理想周期的差值表示。谱仪的40MHz时钟相位抖动应不大于0.2ns 。 时钟抖动的表现形式 1）时钟占空比随机变化； 2）时钟信号在时间轴上左右摆动； 时钟抖动的后果 时钟抖动会引起时钟有效周期的减小和成像设备的相位噪声。,高速PCB设计原理和技术,Philips and Neusoft Medical Systems Co., Ltd.,11,高速PCB设计原理和技术,建立时间（Setup Time） 建立时间是指在时钟跳变前数据必须保持稳定（无跳变）的时间。 保持时间（Hold Time） 保持时间是指在时钟跳变后数据必须保持稳定的时间。,Philips and Neusoft Medical Systems Co., Ltd.,12,高速PCB设计原理和技术,建立时间裕量（Setup Margin） 建立时间裕量是所设计系统的建立时间与接收端芯片所要求的最小建立时间之间的差值。 保持时间裕量（Hold Time Margin） 保持时间裕量是所设计系统的保持时间与接收端芯片所要求的最小保持时间之间的差值。 设计原则 1）建立时间裕量大于0。 2）保持时间裕量大于0。,Philips and Neusoft Medical Systems Co., Ltd.,