嵌入式系统设计实训报告.doc

上海海洋大学嵌入式系统设计项目实训报告（20162017第_1_学期）专业______计算机科学与技术_________________实训项目____嵌入式应用电子相册________实训时间__2016_______年__12___月___26___日实训成员_________孙嘉晨1351127_____________________周力1351137__________________________________________________________________________________指导老师________池涛_____________________计算机科学技术系2015年11月制一、实训目的通过电子相册的制作，了解S3C2440芯片的构造，了解外围SDRAM及NANDFLASH的存储结构。学会运用定时器中断及通过LCD显示图片，加强自身对嵌入式的理解，提升自身的实践能力。二、实训内容以S3C2440芯片为核心，通过外围SDRAM及NANDFLASH存储实现照片的存储，结合定时器中断，实现LCD显示图片，完成简易电子相册的设计。三、实训设备硬件MINI2440硬件平台软件BMP2H软件进行图片转换CODEWARRIORFORARMDEVELOPERSUITE软件四、实训设计方案（包括项目功能需求分析，方案设计，完成时间规划）需求分析在上世纪末本世纪初，电子相册呈现迅速发展的势头，普及型数码相机的分辨率由200万象素增长到现在的8001500万象素，价格也由300美元左右下降到现在的120美元左右。随着数码相机的日益普及，作为一种以数字照片的保存、回放和浏览为核心功能的产品电子相册自然迎合了消费者的需求。方案设计软件设计代码包含2个模块，LCD模块包含两个文件，进行图片的显示与编辑；TIMER模块包含6个文件，其中TIMERC和TIMERH文件完成定时器的初始化，INTERRUPTH和INTERRUPTC文件完成定时器中断函数的初始化，ISRSERVICEH和ISRSERVICEC文件完成定时器中断处理，PICC和PICH等文件是由图片生产的C语言数组文件硬件方面选择了S3C2440为核心的架构。基于ARM的微处理器具有低功耗、低成本、高性能等特点，ARM采用RISC（精简指令集计算机）架构和流水线结构，使用了大量的寄存器，具有极高的工作效率。其中，RISC架构具有如下特点固定长度的指令格式，指令归整、简单，基本寻址方式只有23种，使用单周期指令，便于流水线操作。因此选择此硬件方案的优势有如下（1）系统芯片功能强大，实现的功能多，对于新的多媒体格式支持性好，只需要安装更新的软件；（2）硬件电路简单，可采用标准电路，不需耗费过多的资源（人力，资金等）；（3）可以在硬件上增加模块，留作二次开发使用，极为方便；（4）S3C2440是一个比较成熟的芯片，技术积累齐全；（5）S3C2440支持丰富的存储卡接口。完成时间规划第一天分析实训项目实现过程，完成软件方面内容，编写代码。第二天实现硬件分析，完成硬件连接，对项目进行测试。第三天完成实训内容，提交报告。五、实训项目实现代码结构逻辑S3C2440简介SAMSUNG公司推出的32位RISC处理器S3C2440A,为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。S3C2440为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。采用272脚FPGA封装，内含一个ARM920T内核。为了降低系统成本,S3C2440A提供了以下丰富的片内外围。ARM9S3C2440处理器，ARM920T核由ARM9TDMI、存储管理单元，MMU和高速缓存三部分组成。其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速CACHE组成。ARM92T0有两个内部协处理器CP14和CP15。CP14用于调试控制CP15用于存储系统控制以及测试控制。总的资源如下・内核工作电压为12V，内存工作电压兼容18V/25V/33V，外围I/O口使用33V，集成16KB的指令缓存和16KB的数据缓存，带MMU（MEMORYMANAGEMENTUNIT），支持SRAM和SDRAM等内存。・LCD控制器接口（最高支持4K色的STN和256K色的TFT）・4通道DMA控制器・3通道UART・2通道SPI接口・IIC总线接口・IIS音频编解码数据接口・AC97音频接口・MMC/SD存储卡接口・2通道USB传输接口和1个复用的USB设备接口・4通道PWM（脉宽调制）定时器和1个看门狗定时器・8通道10位ADC和一个触控屏接口MAINC文件TIMER模块TFTLCD模块TIMEC文件TIMEH文件INTERRUPTC文件INTERRUPTH文件ISRSERVICEC文件ISRSERVICEH文件LCDC文件LCDH文件PICC文件PICH文件・实时时钟・130个GPIO口和24通道外部中断源接口・片上PLL时钟发生锁相环硬件系统框图如下LCD显示ARM芯片S3C2440SDRAMNANDFLASH时钟电路电源SDRAM存储接口原理图SDRAM同步动态随机存储器，同步是指MEMORY工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。SDRAM从发展到现在已经经历了四代，分别是第一代SDRSDRAM，第二代DDRSDRAM，第三代DDR2SDRAM，第四代DDR3SDRAM显卡上的DDR已经发展到DDR5第一代SDRAM采用单端（SINGLEENDED）时钟信号,第二代、第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。SDRAM之所以成为DRARM就是因为它要不断进行刷新（REFRESH）才能保留住数据，因此它是DRAM最重要的操作。那么要隔多长时间重复一次刷新，目前公认的标准是，存储体中电容的数据有效保存期上限是64MS（毫秒，1/1000秒），也就是说每一行刷新的循环周期是64MS。这样刷新速度就是行数量/64MS。我们在看内存规格时，经常会看到4096REFRESHCYCLES/64MS或8192REFRESHCYCLES/64MS的标识，这里的4096与8192就代表这个芯片中每个BANK的行数。刷新命令一次对一行有效，发送间隔也是随总行数而变化，4096行时为15625ΜS（微秒，1/1000毫秒），8192行时就为78125ΜS。HY57V561620为8192REFRESHCYCLES/64MS。本设计采用32M的HY57V56162来设计SDRAM存储电路，它的单片内存规格为256MBIT4M16BIT4BANKS，即容量为32MB的16位SDRAM。使用S3C2410的NGCS6片选信号HY57V56162的数据总线与上S3C2410的低16位相连。操作地址的最小值变为0X00000004，所以将S3C2410的ADDR2ADDR14顺序与HY57V56162的A0A12相连。为了能够正确访问HY57V56162高/低位字节