时序逻辑电路设计

时序逻辑电路的设计 一、实验目的 1. 熟悉集成计数器的逻辑功能和各控制端的作用。 2. 掌握计数器的使用方法。 3. 掌握任意进制计数器的设计方法。 4. 了解 8421BCD 和 5421BCD 的编码规则。 二、实验器材 集成计数器 74LS90、四 2 输入与非门 74LS00、双 4 输入与非门 74LS20、四异或 门 74LS86、六非门 74LS04、显示译码器 7447/7448、七段数码管 三、实验任务及要求 1. 设计要求 （1） 用 1 片 74LS90 和 1 片与非门设计一个 5 进制计数器。 （2） 用 2 片 74LS90 和 1 片与非门设计一个四十以内（十以上）的任意进制计 数器。 2. 实验内容 （1） 测试所用芯片 74LS90 的逻辑功能 （置 0、 置 9、 8421BCD 计数输出功能） 。 （2） 组装所设计的时序逻辑电路，并验证其功能是否正确。 提示计数器的状态输出端分别接在实验箱上的显示译码器的输入端，用七段数 码管显示计数状态值。CP 接实验箱上的可调连续脉冲。 四、实验原理 1. 74LS90的逻辑功能 74LS90 是二－五－十进制异步计数器。 （1）R91R92“1” ，Q3Q2Q1Q01001，置 9； （2）R01R02“1” ，R91‖R92“0” ，Q3Q2Q1Q00000,置 0； （3）计数脉冲由 CP0端输入，输出由 Q0 端引出，即得二进制计数器； （4）计数脉冲由 CP1端输入，输出由 Q3,Q2,Q1 端引出，即得五进制计数器； （5）将 Q0 和 CP1相连，计数脉冲由 CP0端输入，输出由 Q3,Q2,Q1,Q0 端引出， 即得 8421BCD 码十进制计数器； 2. 时序逻辑电路的基本设计方法 Step 1 明确设计电路功能， 作出基于功能涉及到的所有编码排序的状态转换图； Step 2判断电路是否有输入或输出变量，并根据状态转换图画出状态转换表； Step 3根据状态转换表，分离出各触发器输出量 Q 0Qm（m1、2、3） 、输出 变量 Y 的卡诺图并化简，得到各个触发器的状态方程； Step 4选用恰当的触发器（一般选用 JK 触发器） ，通过将每个触发器的输出量 Q i 变形并与所选触发器的特征方程比对，得到各触发器的控制函数； Step 5画电路图。根据选用的各个触发器的控制函数及输出函数，借助逻辑门 电路连接电路图； Step 6根据状态转换图，判断所设计的电路能否自启动。 五、实验电路 （1）设计一个 5 进制计数器 利用 74LS90 自带的 5 进制计数器，即可设计一个 5 进制计数器 （2）设计一个四十以内（十以上）的任意进制计数器。 这是一个 25（5*5）进制计数器 使用两片 74LS90，两片都实现五进制，再将两片进行级联即可，设计一个 25 进 制计数器 六、总结调试过程所遇到的问题及解决方法 问题（1） 74LS90 的五进制输出 8,9 端无法跳变，只有 11 端能正常跳变 解决方法 经老师提醒，我更换了新的芯片，把芯片安装在不同的位置，均出现上述结果， 最后更换了已完成实验的同学所使用的实验箱，才有正常的五进制输出 问题（2） 连接 25 进制计数器时，发现显示进位的数码管无法显示 解决方法 我使用实验箱上的高低电平测试端，测试发现芯片的 VCC 输入端没有信号，因 此可以确定导线断路，更换导线后数码管能正常显示 问题（3） 我在测试高低电平以及帮助其他同学时，发现导线之间接触不良现象频繁发生 解决方法 实验室当中的仪器使用时间过长， 学生应当设计一个较为简单的电路， 以便减少 仪器问题和方便检测电路故障 七、思考题 1. 还可采用哪些中规模数字逻辑器件实现实验要求的任意进制计数器画出逻 辑电路图并说明原理。 任意进制计数器设计方案一采用反馈置数法来设计任意进制计数器 此方法适用于某些具有预置数的计数器，它是采用预置数控制端 LOAD 来实现。 对于 74LS160 属于同步式预置数的计数器来说，当 LOAD 出现有效电平低电平后待下 一个时钟脉冲信号到来后计数器输出端的状态 Q3Q2Q1Q0D3D2D1D0.使其跳过某些状态 来设计任意进制计数器。 下面就以 74LS160 为例，用并行置数法设计 23 进制计数器，其中预置数端 D3D2D1D0 可以置零，也可以置十以内的任意四位二进制数。那么此电路在其置数时十位和个位的 D3D2D1D0 置入 （01100110） 8421BCD 码 （66） 10， 而反馈代码十位和个位为 （10001000） 8421BCD 码 （88） 10， 相当于十进制数的 88.由此分析可得到计数器的模为 （88-66） 123， 故计数器为 23 进制计数器，其设计电路图如图 5 所示。 由此可以得到置数法的设计要点为反馈代码转换成的十进制数-预置数端的代码转换 成的十进制数1所设计的计数器的模。 任意进制计数器设计方案二任意进制计数器 M 小于 N 的情况 假定已有的是 N 进制计数器，需要得到的是 M 进制计数器。这时就有 M 小于 N 和 M 大于 N 两种情况。 例题为用 74LS192 设计一个八进制计数器 在 N 进制的计数器的计数顺序中，使计数器的计数状态跳过 N-M 的状态，就可以得到 M 进制计数器，如例，74LS192 是一个十进制计数器，如想得到八进制计数器，输出状态 QAQBQCQD 需要从 00001110 状态，跳过 0001 及 1001 这两个状态。实现跳跃的方法有置 零法和置数法这两个方法。 置零法的方式为在输入第 M 个计数脉冲 CP 后，利用计数器当前的输出状态 SM 进行译 码产生清零信号加到清零端上，使计数器清零，即实现了 M 进制计数器。在计数器的有效 循环中不包括状态 SM，所以状态 SM 只在极短的时间内出现称为过渡状态。对于本例题来 说，在输入第八个时钟脉冲后，当前的输出状态 QAQBQCQD 为 0001，通过计数器输出端 QD 的高电平信号给 CLR 清零端，将计数器置零，回到 0000 状态。根据以上原理设计出的 逻辑图如下图所示。 任意进制计数器设计方案三任意进制计数器 M 大于 N 的情况 例题为用 74LS192 设计一个 24 进制的计数器。 设计任意进制计数器 M 大于 N 的情况时必须要使用两个以上的 N 进制集成电路进行组 合来完成 M 进制计数器的设计， 各个集成电路之间的连接方式可分为串行进位， 并行进位， 整体置零，整体置数等几种方法。 整体置零法就是将两片 N 进制计数器级联成大于 M 进制的计数器，然后在计数器输出 到达 M 状态时，通过输出状态译码出清零信号同时送达两个计数器的清零端，使两个计数 器同时清零， 从而实现 M 进制， 此方法类似于 M 小于 N 的置零法原理。 对于 74LS192 来说， 就是在两片集成计数器输出端 QAQBQCQD 到达 0010（第一片低位）0100（第二片高位）状 态时， 译出清零信号同时送到两个计数器的清零端。 根据以上设计原