数字电路试卷答案

精品文档---下载后可任意编辑 课程名称数字电路 适用专业（班级） 课程归属理工学科部 是否可携带（填写计算器、词典等）计算器 开卷、闭卷闭卷 学科部主任 出卷人 一．选择题（每小题2分，共20分） 1．一位8421BCD码译码器的数据输入线与译码输出线的组合是【 C 】 A．46 B.110 C.410 D.24 2．若输入变量A、B全为1时，输出F1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项的逻辑相邻最小项是 【 A 】 A. B. C.D. 6．同步计数器和异步计数器比较，同步计数器的最显著优点是【 A 】 A.工作速度高B.触发器利用率高 C.电路简单D.不受时钟CP控制 7．一位8421BCD码译码器的数据输入线与译码输出线的组合是【 C 】 A．46 B.110 C.410 D.24 8．组合逻辑电路通常由【 】组合而成。【 B 】 A.触发器 B.门电路 D.锁存器 9．8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是【 C 】 A.111 B.010 C.000 10．逻辑表达式ABC 【 C 】 A.AB B. AC C.（AB）（AC）D.BC 二．填空题（每小题2分，共20分） 1．555定时器构成的施密特触发器，若电源电压VCCF电容接地，则下触发电平UT–＝ 4 V。 2．对于JK触发器，若，则可完成 T 触发器的逻辑功能。 3.555定时器构成的施密特触发器，若电源电压VCCF电容接地，则上触发电平UT＝ 8 V。 4．若ROM具有10条地址线和8条数据线，则存储容量为 1K8 比特。 5．逐次逼近型A/D的数码位数越少，时钟频率越 高 。 6．对于JK触发器，若，则可完成 D 触发器的逻辑功能。 7.三态输出门三种状态高电平、低电平、高阻态。 8.当七段显示译码器的输出为低电平有效时，应选用共 阳 极数码管。 9. 在数字信号的作用下，三极管要在截止和饱和状态之间转换。 10. D触发器的特征方程为 Qn1D。 三．推断题正确的在题后括号内打“√”，错的打“”。每小题2分，共10分 【 √】1．数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 【 】2．八路数据分配器的地址输入（选择控制）端有8个。【 】3．D触发器的特征方程Qn1D，而与Qn无关，所以，D触发器不是时序电路。 【√】4．组合电路没有记忆功能。【 √ 】 5．CMOS电路已超越TTL成为统治地位的逻辑器件。 四．化简题（每小题5分，共20分） 1．用公式法化简 解 （5分） 2．用公式法化简（5分） 解 3．用卡诺图化简逻辑函数 解 （3分） （2分） 五．画图题每小题10分，共20分 1．已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 解 （4分） （6分） 2．利用74160的异步清零功能设计七进制计数器，并画出状态图。 解 （6分）（4分） 六．分析题共15分 1．分析如图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出状态转换图，时序图。 解 驱动方程J1K11 J2K2（2分） 状态方程 （5分） 输出方程（2分） 状态转换图 时序图 （6分）