微机原理与接口技术习题答案

. 第第 5 5 章章总线及其形成总线及其形成 1.微处理器的外部结构表现为 数量有限的输入输出引脚 ，它们构成了微处理器级总线。 2.微处理器级总线经过形成电路之后形成了 系统级总线 。 3.简述总线的定义及在计算机系统中采用标准化总线的优点。 答 总线是计算机系统中模块 （或子系统） 之间传输数据、 地址和控制信号的公共通道， 它是一组公用导线，是计算机系统的重要组成部分。 采用标准化总线的优点是 1简化软、硬件设计。 2简化系统结构。 3易于系统扩展。 4便于系统更新。 5便于调试和维修。 4.在微型计算机应用系统中，按功能层次可以把总线分成哪几类。 答在微型计算机应用系统中，按功能层次可以把总线分成片总线、元件级总线、系 统总线和通信总线。 5.简述 RESET 信号的有效形式和系统复位后的启动地址。 答RESET 为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复 位信号上升沿要与 CLK 下降沿同步。 系统复位后的启动地址为0FFFF0H。即 （CS）0FFFFH， （IP）0000H。 6.8086 CPU 的M/IO信号在访问存储器时为 高 电平，访问 I/O 端口时为 低 电平。 7.在 8086 系统总线结构中，为什么要有地址锁存器 答8086CPU 有 20 条地址线和 16 条数据线，为了减少引脚，采用了分时复用，共占 了 20 条引脚。这20 条引脚在总线周期的 T1 状态输出地址。为了使地址信息在总线周期的 其他 T 状态仍保持有效，总线控制逻辑必须有一个地址锁存器，把T1 状态输出的 20 位地 址信息进行锁存。 8.根据传送信息的种类不同，系统总线分为 数据总线 、 地址总线 和 控制总线 。 9.三态逻辑电路输出信号的三个状态是 高电平 、 低电平 和 高阻态 。 10. 在 8086 的基本读总线周期中，在T1状态开始输出有效的 ALE 信号；在T 2状态开始输 Word 资料 . DT/R为__低__电平； 出低电平的RD信号， 相应的DEN为__低__电平，引脚 AD15 AD0 上在T1状态期间给出地址信息，在T 4状态完成数据的读入。 11. 利用常用芯片 74LS373 构成 8086 系统的地址总线， 74LS245 作为总线收发器构成数 据总线，画出 8086 最小方式系统总线形成电路。 答8086 最小方式系统总线形成电路如图5.1 所示。 图 5.1 8086 最小方式系统总线形成电路 12. 微机中的控制总线提供H。 A.数据信号流； B.存储器和 I/O 设备的地址码； C.所有存储器和 I/O 设备的时序信号； D.所有存储器和 I/O 设备的控制信号； E.来自存储器和 I/O 设备的响应信号； F.上述各项； G.上述 C，D 两项； Word 资料 . H.上述 C，D 和 E 三项。 13. 微机中读写控制信号的作用是E。 A．决定数据总线上数据流的方向； B．控制存储器操作读/写的类型； C．控制流入、流出存储器信息的方向； D．控制流入、流出 I/O 端口信息的方向； E． 以上所有。 14. 8086 CPU 工作在最大方式，引脚MN/MX应接__地__。 15. RESET 信号在至少保持 4 个时钟周期的高电平时才有效， 该信号结束后， CPU 部的 CS 为0FFFFH，IP 为0000H，程序从0FFFF0H地址开始执行。 16. 在构成8086最小系统总线时， 地址锁存器74LS373的选通信号G应接CPU的ALE信 号，输出允许端OE应接地；数据收发器74LS245 的方向控制端DIR 应接 DI/R信号，输出允许端E应接DEN 信号。 17. 8086 CPU 在读写一个字节时， 只需要使用 16 条数据线中的 8 条， 在一个总线周期 完成；在读写一个字时，自然要用到16 条数据线，当字的存储对准时，可在一个 总线周期完成；当字的存储为未对准时，则要在两个总线周期完成。 18. CPU 在 T 3 状态开始检查 READY 信号， __高_电平时有效， 说明存储器或 I/O 端口准 备就绪，下一个时钟周期可进行数据的读写；否则，CPU 可自动插入一个或几个等 待周期（TW） ，以延长总线周期，从而保证快速的 CPU 与慢速的存储器或 I/O 端口 之间协调地进行数据传送。 19. 8086 最大系统的系统总线结构较最小系统的系统总线结构多一个芯片 8288 总线控制 器_。 20. 微机在执行指令 MOV [DI]，AL 时，将送出的有效信号有B C。 A．RESETB.高电平的M/IO信号C.WRD.RD 21. 设指令 MOVAX， DATA 已被取到 CPU 的指令队列中准备执行， 并假定 DATA 为偶地 址，试画出下列情况该指令执行的总线时序图 （1）没有等待的 8086 最小方式; （2）有一个等待周期的 8086 最小方式。 Word 资料 . 答 （1）没有等待的 8086 最小方式时序如图 5.2 所示。 图 5.2 没有等待的 8086 最小方式时序 （2）有一个等待周期的 8086 最小方式时序图如图 5.3 所示。 Word 资料 . 图 5.3 有一个等待周期的 8086 最小方式时序图 22. 上题中如果指令分别为 （1）MOVDATA1，AX （2）MOVDATA1，AL （3）OUTDX，AX（DX 的容为偶数 ） （4）INAL，0F5H 重做上题（1） 。 答 （1）因为 DATA 为偶地址，则 DATA1 为奇地址。故要完成本条指令，需要两个总线 周期。时序图如图 5.4 所示。 Word 资料 （2） Word 资料 . 图 5.4执行 MOVDATA1，AX 指令的时序参考图 DATA1 虽然为奇地址， 但是 AL 为八位存储器， 故本条指令需用一个总线周 期，时序图如图 5.5 所示。 图 5.5 执行 MOVDATA1，AL 指令的时序参考图 . （3）执行 OUTDX，AX（DX 的容为偶数 ）指令的时序图如图5.6 所示。 （4） Word 资料 图 5.6 执行 OUTDX，AX 指令的时序参考图 执行 IN AL，0F5H 指令的时序图如图 5.7 所示。 . 图 5.7 执行 IN AL，0F5H 指令的时序参考图 23．8086 最小方式下，读总线周期和写总线周期相同之处是在 T 1 状态开 始使 ALE 信号变为有效高电平， 并输出M/IO信号来确定是访问存储器还 是访问I/O端口， 同时送出20位有效地址， 在T 1 状态的后部， ALE信号变为低 电平，利用其下降沿将 20 位地址和BHE的状态锁存在地址锁存器中；相异 之处从 T2 状态开始的数据传送阶段。 Word 资料