电磁兼容实践技术

电磁兼容实践技术电磁兼容实践技术 目录 1．电路设计及 EMC 器件选择 1.1 数字器件与 EMC 电路设计 1.2 模拟器件和电路设计 1.3 开关电源设计 1.4 信号通信器件及电路设计 1.4.5“无地”和“浮地”通信 1.4.6危险区和高度安全通信 1.4.7通信协议 1.5无源器件的选择 2 电缆都是天线 2.1 频谱利用及潜在的干扰 2.2 导体的泄漏与天线效应 2.3 所有电缆受其固有电阻、电容、电感影响 2.4 避免使用导体 2.4.1 非导体产品的成本/效益分析 2.5 电缆隔离和布局 2.6 选择最优电缆 2.6.1 传输线 2.6.2 设备内部和外部连线的 EMC 考虑 2.6.3 双馈送导线 2.6.4充分发挥屏蔽电缆的作用关于屏蔽层 2.6.5充分发挥屏蔽电缆的作用端接屏蔽层 2.6.6将电缆屏蔽层两端端接 2.7电缆连接器的最佳使用 2.7.1非屏蔽连接器 2.7.2用于 PCB 板间的连接器 2.7.3屏蔽连接器 序 言 文章中介绍的技术包括 1. 电路设计（数字电路、模拟电路、开关电源、通信设备）和器件选择 2. 电缆和连接器 3. 滤波器和瞬态干扰抑制 4. 屏蔽 5. 线路板设计（包括传输线） 6. 静电放电、机电设备和电源功率因数校正 由于已经有很多关于以上问题的教科书， 因此这篇文章仅将问题提出并介绍 最实用技术中的一些关键点，这些内容都是十分重要且实用的。但我们在这里并 不介绍这些技术为什么管用，而仅介绍这些技术是什么，怎样应用。当然，了解 这些技术的原理对于灵活应用这些技术是十分必要的， 您可以参考其它教科书和 参加我们的培训课程。 1．电路设计及 EMC 器件选择 在新设计及开发项目的开始， 正确选择有源与无源器件及完善的电路设计技 术，将有利于以最低的成本获得 EMC 认证，减少产品因屏蔽和滤波所带来的额外 的成本、体积和重量。 这些技术也可以提高数字信号的完整性及模拟信号信噪 比，可以减少重复使用硬件及软件至少一次，这也将有助于新产品达到其功能技 术要求，尽早投入市场。这些EMC 技术应视为公司竟争优势的一部分，有助于使 企业获得最大的商业利益。 1.1 数字器件与 EMC 电路设计 1.1.1 器件的选择 大部分数字 IC 生产商都至少能生产某一系列辐射较低的器件，同时也能生 产几种抗 ESD 的 I/O 芯片，有些厂商供应 EMC 性能良好的 VLSI（有些 EMC 微处 理器比普通产品的辐射低 40dB） ；大多数数字电路采用方波信号同步，这将产生 高次谐波分量，如图1 示。时钟速率越高，边沿越陡，频率和谐波的发射能力也 越高。 因此，在满足产品技术指标的前提下，尽量选择低速时钟。在HC 能用时 绝不要使用 AC，CMOS4000 能行就不要用 HC。要选择集成度高并有 EMC 特性的集 成电路，比如 * 电源及地的引脚较近 * 多个电源及地线引脚 * 输出电压波动性小 * 可控开关速率 * 与传输线匹配的 I/O 电路 * 差动信号传输 * 地线反射较低 * 对 ESD 及其他干扰现象的抗扰性 * 输入电容小 * 输出级驱动能力不超过实际应用的要求 * 电源瞬态电流低（有时也称穿透电流） 这些参数的最大、最小值应由其生产商一一指明。由不同厂家生产的具有相 同型号及指标的器件可能有显著不同的 EMC 特性， 这一点对于确保陆续生产的产 品具有稳定的电磁兼容符合性是很重要的。 高技术集成电路的生产商可以提供详尽的 EMC 设计说明， 比如 Intel 的奔腾 MMX 芯片就是这样。设计人员要了解这些并严格按要求去做。详尽的 EMC 设计建 议表明生产商关心的是用户的真正需求，这在选择器件时是必须考虑的因素。 在早期设计阶段，如果 IC 的 EMC 特性不清楚，可以通过一简单功能电路（至少 时钟电路要工作） 进行各种 EMC 测试， 同时要尽量在高速数据传输状态完成操作。 发射测试可方便地在一标准测试台上进行，将近场磁场探头连接到频谱分析仪 （或宽带示波器）上，有些器件明显地比其他一些器件噪声小得多，测试抗扰度 时可采用同样的探头，并连到信号发生器的输出端（连续射频或瞬态） 。但如果 探头是仪器专配的（不只是简单的短路环或导线） ，首先要检查其功率承受能力 是否满足要求。测试时近场探头需贴近器件或 PCB 板，为了定位“关键探测点” 和最大化探头方向 ， 应首先在整个区域进行水平及垂直扫描（使探头在各个方 向相互垂直） ，然后在信号最强的区域集中进行扫描。 图 1 上升/下降时间为 1ns 的理想 60MHz 方波的频谱 1.1.2 不宜采用 IC 座 IC 座对 EMC 很不利，建议直接在 PCB 上焊接表贴芯片，具有较短引线和体 积较小的 IC 芯片则更好， BGA 及类似芯片封装的 IC 在目前是最好的选择。安 装在座（更糟的是，插座本身有电池）上的可编程只读存储器（ PROM）的发射及 敏感特性经常会使一个本来良好的设计变坏。因此，应该采用直接焊接到电路板 上的表贴可编程储存器。 带有 ZIF 座和在处理器（能方便升级）上用弹簧安装散热片的母板，需要额 外的滤波和屏蔽，即使如此，选择内部引线最短的表贴 ZIF 座也是有好处的。 1.1.3 电路技术 * 对输入和按键采用电平检测（而非边沿检测） * 使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限） * 在 PCB 样板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使 用软铁氧体磁珠或串联电阻） * 降低负载电容，以使靠近输出端的集电极开路驱动器便于上拉，电阻值尽 量大 * 处理器散热片与芯片之间通过导热材料隔离，并在处理器周围多点射频接 地。 * 电源的高质量射频旁路（解耦）在每个电源管脚都是重要的。 * 高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力 * 需要一只高质量的看门狗 * 决不能在看门狗或电源监视电路上使用可编程器件 * 电源监视电路及看门狗也需适当的电路和软件技术，以使它们可以适应大 多数的不测情况，这取决于产品的临界状态 * 当逻辑信号沿的上升/下降时间比信号在 PCB 走线中传输一个来回的时间 短时，应采用传输线技术 a 、经验信号在每毫米轨线长度中传输一个来回的时间等于 36 皮秒 b 、为了获得最佳 EMC 特性，对于比 a 中经验提示短得多的轨线，使用传输线 技术 有些数字 IC 产生高电平辐射，常将其配套的小金属盒焊接到 PCB 地线而取 得屏蔽效果 。PCB 上的屏蔽成本低，但在需散热和通风良好的器件上并不适用。 时钟电路通常是最主要的发射源，其 PCB 轨线是最关键的一点，要作好元件 的布局，从而使时钟走线最短，同时保证时钟线在PCB 的一面但不通过过孔。当 一个时钟必须经过一段长长的路径到达许多负载时， 可在负载旁边安装一时钟缓 冲器，这样，长轨线（导线）中的电流就小很多了。这里，相对的失真并非重要。 长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加 以整形。 1.1.4 扩展频谱时钟 所谓的“扩展频谱时钟”是一项能够减小辐射测量值的新技术， 但这并非真 正减小了瞬时发射功率，因此，