华工网络数字电子技术作业

第第1 1章章作作业业 1.1 为了将 600 份文件顺序编码，如果采用二进制代码，最少需要用几位如果 改用八进制或十六进制代码，则最少各需要用几位 答如用二进制最少需 10 位，用八进制最少需 4 位，用十六进制最少需 3 位 1.4 将下列二进制数转换为等值的十进制数。 （1）（101.011） 2 ；（3）（1111.1111） 2。 解（1）（101.011） 2 5.375 （3）（1111.1111） 215.9375 1.5 将下列二进制数转换为等值的八进制数和十六进制数。 （2）（1001.1101） 2；（4）（101100.110011）2。 解（2）（1001.1101） 211.6489.D16 （4）（101100.110011） 254.6382C.CC16 1.6 将下列十六进制数转换为等值的二进制数。 （1）（8.C） 16；（3）（8F.FF）16。 解（8.C） 16（1000.1100）2 （8F.FF） 16（.11111111）2 1.9 将下列十进制数转换为等值的二进制数和十六进制数。 要求二进制数保留小 数点以后 4 位有效数字。 （2）（188.875） 10；（4）（174.06）10。 解（2） 1.14 用二进制补码运算计算下列各式。式中的 4 位二进制数是不带符号位的绝 对值。如果和为负数，请求出负数的绝对值。（提示所用补码的有效位数应 足够表示代数和的最大绝对值。） （2）11011011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。 解 第第 2 2 章作业章作业 2.4 已知逻辑函数的真值表如表 P2.4（a） 、 （b）所示，试写出对应的逻辑函数 式。 表 P2.4（a）表 P2.4（b） 2.7 写出图 P2.7（a） 、 （b）所示电路的输出逻辑函数式。 图 P2.7 2.8 已知逻辑函数Y的波形图如图 P2.8 所示，试求Y的真值表和逻辑函数式。 图 P2.8 2.10 将下列各函数式化为最小项之和的形式。 （1）Y  ABC  AC  BC （3）Y  A B CD （5）Y  LM MN NL 解 2.12 将下列逻辑函数式化为与非与非–与非与非形式，并画出全部由与非与非逻辑单元组成 的逻辑电路图。 （2）Y A BA BC BC    （4）Y  ABC   AB   AB BC  解 电路图如下 电路图如下 2.13 将下列逻辑函数式化为或非或非–或非或非形式，并画出全部由或非或非逻辑单元组成 的逻辑电路图。 （1）Y  ABC  BC （3）Y ABC BC  D ABD 解 电路图如下 电路图如下 2.15 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。 （2）Y  ABC  A B C （4）Y  ABCD  ABD ACD    （6）Y  ACCD  AB BCB ADCE  （8）Y  AB C A BC A B C （10）Y  AC  ACD  ABEF  BD  E BCDE BCDE  ABEF 解 2.17 用卡诺图化简法化简以下逻辑函数。 （2）Y2 ABC  BC  ABCD （4）Y 4A,B,C,D   m0,1,2,3,4.6,8,9,10,11,14 解 2.22 将下列具有约束项的逻辑函数化为最简与或与或形式。 （2）Y2AC  D   ABCD ABCD，给定约束条件为 ABCD ABCD  ABCD ABCD  ABCD ABCD  0。 （4）Y4AB BCDA BBC ，给定约束条件为 ABC  ABD ACD  BCD  0。 第第 3 3 章作业章作业 3.8 试画出图 P3.8（a） 、 （b）两个电路的输出电压波形，输入电压波形如图（ c） 所示。 图 P3.8 3.10 图 P3.10 中的 G 1～G4 是 OD 输出结构的与非与非门 74HC03，它们接成线与线与结构。 试写出线与线与输出 Y 与输入 A 1、A2、B1、B2、C1、C2、D1、D2 之间的逻辑关系式，并 计算外接电阻R L 取值的允许范围。 图 P3.10 3.12 在图 P3.12 所示的电路中，试计算当输入端分别接 0V、5V 和悬空时输出电 压v O 的数值，并指出三极管工作在什么状态。假定三极管导通以后v BE≈0.7V， 电路参数如图中所注。三极管的饱和导通压降V CE（sat）≈0.1V，饱和导通内阻 R CE （sat）20Ω。 图 P3.12 3.14 指出图 P3.14 中各门电路的输出是什么状态（高电平、低电平或高阻态） 。 已知这些门电路都是 74 系列 TTL 电路。 图 P3.14 3.15 说明图 P3.15 中各门电路的输出是高电平还是低电平。已知它们都是 74HC 系列 CMOS 电路。 图 P3.15 3.16 在图 P3.16 所示的由 74 系列 TTL 与非与非门组成的电路中， 计算门G M 能驱动多 少同样的与非与非门。要求G M 输出的高、低电平满足V OH≥3.2V，VOL≤0.4V。与非 与非门 的输入电流为I IL≤-1.6mA，IIH≤40μ A。VOL≤0.4V 时输出电流最大值为 I OL（max） 16mA，V OH≥3.2V 时输出电流最大值为 I OH（max）-0.4mA。GM 的输出电阻可忽略不 计。 图 P3.16 3.17 在图 P3.17 所示由 74 系列 TTL 或非或非门组成的电路中， 试求门G M 能驱动多少 同样的或非或非门。要求G M 输出的高、低电平满足V OH≥3.2V、VOL≤0.4V。或非 或非门每 个输入端的输入电流为I IL≤-1.6mA，IIH≤40μ A。VOL≤0.4V 时输出电流最大值 为I OL（max）16mA，VOH≥3.2V 时输出电流最大值为 I OH（max）-0.4mA。GM 的输出电阻 可忽略不计。 图 P3.17 3.18 试说明在下列情况下，用万用表测量图 P3.18 中的v I2 端得到的电压各为多 少 （1）v I1 悬空； （2）v I1 接低电平（0.2V） ； （3）v I1 接高电平（3.2V） ； （4）v I1 经 51Ω 电阻接地； （5）v I1 经 10kΩ 电阻接地。 图中的与非与非门为 74 系列的 TTL 电路，万用表使用 5V 量程，内阻为 20kΩ /V。 图 P3.18 3.19 若将上题中的与非与非门改为 74 系列 TTL 或非或非门， 试问在上述五种情况下测得 的v I2 各为多少 3.20 若将图 P3.18 中的门电路