数字电子时钟课程设计报告剖析

数字电子时钟设计报告 目录 一、设计任务和要求 二、设计的方案的选择与论证 三、电路设计计算与分析 四、总结及心得 五、附录 六、参考文献 1 一、 设计任务和要求 （一）设计任务（一）设计任务 （1） 时钟显示功能，能够以十进制显示“时” 、 “分” 、 “秒” 。 （2） 具有校准“时” 、 “分”的功能。 （二）设计要求（二）设计要求 （1）用 Multisim 画出整个系统电路图，并列出所需器件清单。 （2）调试振荡电路，用 Multisim 提供的示波器观察其输出波形 是否复合要求。 （3）实现整个数字电子钟电路各项任务的正常工作。 二、 设计的方案的选择与论证 本次所要设计的数字电子表可以满足使用者的一些特殊要 求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报 时。由于集成电路技术的发展，特别是MOS集成电路技术的发展， 使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护 方便等优点。 此次设计的数字时钟电子电路分为以下 6 个部分 （1）振荡 电路（2）时间计数电路（3）显示电路（4）校时电路 数字时钟实际上是一个对标准频率 （1HZ） 进行计数的计数电 路，因此，时间计数电路是一个由计数器组成的时序逻辑电路。 用555定时器构成的多谐振荡器作为秒脉冲信号源， 控制秒个位的 信号输入，整点报时信号输入和闹钟报时信号输入，是整个电路 唯一的脉冲信号源。将计数器与显示器相连接，可以将输入的二 进制数翻译成可以直读的十进制数字并显示出来，显示管与计数 器之间由译码器相接， 作为译码驱动。 由于计数的起始时间不可 2 能与标准时间（如北京时间）完全一致，异或计数过程中可能出 现误差，固需要在电路中添加校时电路，以保证可以随时对时间 进行校正。 电路设计计算与分析 （1）振荡电路 多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波 发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高 次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时， 电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形 波脉冲信号， 常用作脉冲信号源及时序电路中的时钟信号。 用 555 定时器构成的多谐振荡器电路如图① 图中电容 C、 电阻 R2 和 R4 作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。 定时器的触发输入端（2 脚）和阀值输入端（6 脚）与电容相连； 集电极开路输出端（7 脚）接R1、R2 相连处，用以控制电容 C 的 充、放电；外界控制输入端（5 脚）通过 0.01uF 电容接地。 3 图①555 定时器组成多谐振荡器 通过仿真，示波器 XSC1 输出图②所示波形。 图②多谐振荡器输出矩形波 4 555 定时器组成的多谐振荡器，其电容充电时间 T 1 1 和放电时 间 T 2 2 各为 T 1 1 （ （R R 1 1R R 2 2） ）CLn2CLn2 T 22 R R 2 2 CLn2 CLn2 固电路的振荡周期为T （（R R 1 12R 2R 2 2） ）CLn2CLn2 振荡频率为f1/（（R R 1 1R R 2 2） ）CLn2CLn2 从图①一中得知R4100K,R2100K,C34.7uf,C40.01uF。 因此其输出频率为 1HZ。可以作为电子时钟电路的秒脉冲信号。 （2）时间计数电路 1、十进制计数器74160 计数器是对CP 脉冲进行计数的时序逻辑电路。如果组成计 数器中的各个触发器的CP 不是同一信号，这样的计数器称异步 计数器。本次设计采用6片十进制同步计数器74160组成两个六十 进制的计数器（分、秒）和一个二十四进制计数器（时）。 74160 如图③所示。 74160是中规模集成的同步十进制加法计数器， 有着 同步预置数、异步置零和保持的功能。其功能表如表①所示。 表① U1U1 3 4 图③ 74160 十进制计数器 5 6 7 10 9 1 2 A B C D ENP ENT LOAD CLR CLK QA QB QC QD RCO 14 13 12 11 15 CLKR D’ LD’EPET工作状态 0 ↑1 1 1 ↑1 0 1 1 1 置零 预置数 01保持 0保持（C0） 11计数 74160N74160N 2、六十进制计数器和二十四进制计数器的连接 5 电子时钟的“分”和“秒”由六十进制计数器实现，“时” 由二十四进制计数器实现。 因此， 就需要用74160接成两个六十进 制和一个二十四进制计数器。多片计数器组合，各级之间的连接 方式分串行进位方式、并行进位方式。本次设计采用串行进位的 方式。 在串行进位方式中，以低位片的进位输出信号作为高位片的 时钟输入信号。两片74160的EP和ET恒为1，都工作在计数状态， 第一片每计到9（1001）时，C端输出变为高电平，经反相器后使 第二片的CLK端为低电平。 下一个计数输入脉冲到达后， 第一片记 成00000状态，C端跳回低电平，经反相器后使第二片的输入端 产生跳变， 于是， 第二片计入1。 从而， 将两片十进制计数器74160 串联成一个百进制计数器。 得到百进制计数器后，应用整体置零的方法接成六十进制和 二十四进制计数器。 当计数器从全0状态开始计数， 计入60个脉冲 时，经与非门产生低电平信号，立即将两片74160同时置零，于是 便得到一个六十进制计数器，如图④。同理，当计入24个脉冲时， 经与非门产生的低电平信号立即将两片74160同时置零， 得到二十 四进制计数器，如图⑤。 6 U26U26 U27AU27A 74S03N74S03N 3 4 5 6 7 10 9 1 2 A B C D ENP ENT LOAD CLR CLK QA QB QC QD RCO 14 13 12 11 15 3 4 5 6 7 10 9 1 2 A B C D ENP ENT U25U25 QA QB QC QD RCO 14 13 12 11 15 LOAD CLR CLK 74160N74160N74160N74160NVCCVCC 图④ 六十进制计数器 5V5V U26U26 U27AU27A 74S03N74S03N 3 4 5 6 7 10 9 1 2 A B C D ENP ENT LOAD CLR CLK QA QB QC QD RCO 14 13 12 11 15 3 4 5 6 7 10 9 1 2 A B C D ENP ENT U25U25 QA QB QC QD RCO 14 13 12 11 15 LOAD CLR CLK 74160N74160N74160N74160NVCCVCC 图⑤二十四进制计数器 5V5V 3、按“秒” 、 “分” 、 “时”的顺序，将两片六十进制计数器和 一片二十四进制计数器串联，便得到完整的电子时钟计时电路， 如图⑤。 7 U30U30 U33AU33A 74S03N74S03N 3 4 5 6 A B C D U29U29 QA QB QC QD 14 13 12 11 3 4 5 6 A B C D QA QB QC QD