习题答案活动za

习题 、中央处理器有哪些基本功能由哪些基本部件组成 、什么是指令周期、周期和时钟脉冲周期三者有何关系 、参见图所示的数据通路。画出存数指令“ ，”的指令周期进程安排图，其含义是将源寄存器 的内容传送至为地址的主存单元中。 、参见图所示的数据通路。画出取数指令“ ，”的指令周期进程安排图，其含义是将为地址 的主存单元的内容传送至追求寄存器。标出相应的微操作控制信号序列。 、参见图所示的数据通路。画出加法指令“ ，”的指令周期进程安排图，其含义是将中的数据 与以为地址的主存单元的内容相加，结果传送至追求寄存器。 、假设结构如图所示，其中有一个累加寄存器、一个状态条件寄存器和其它个寄存器，各部分之间 的连线表示数据通路，箭头表示信息传送方向。要求 标明图中、 、 、这个寄存器的名称。 简述指令从主存取出到产生控制信号的数据通路。 简述数据在运算器和主存之间进行存取访问的数据通路。 图结构图 、简述程序与微程序、指令与微指令的区别。 、微命令有哪几种编码方法，它们是如何实现的 、简述机器指令与微指令的关系。 、某机的微指令格式中有个独立的控制字段～，每个控制字段有个互斥控制信号，的值如下 请回答 如果这个控制字段，采用编码表示法，需要多少控制位 如果采用完全水平型编码方式，需要多少控制位 、假设微地址转移逻辑表达式如下 μ μ μ μ μ 其中 μ ～μ为微地址寄存器的相应位，和为判别标志，为零标志，～为指令寄存器的相应位，为 时钟脉冲信号。试说明上述逻辑表达式的含义，画出微地址转移逻辑图。 、已知某机采用微程序控制方式，其控制存储器容量为位。微指令字长为位，微程序可在整个控 制存储器中实现转移，可控制微程序转移的条件共个（直接控制） ，微指令采用水平型格式，如图所示。 图微指令格式 微指令格式中的三个字段分别应为多少位 画出围绕这种微指令格式的微程序控制器逻辑框图。 、从供选择的答案中，选出正确答案填入题中的横线上。 微指令分成水平型微指令和两类。可同时执行若干个微操作，所以执行指令的速度比 快。 在串行方式的微程序控制器中，取下一条微指令和执行本条微指令在进度上是进行的，而微指 令之间是执行的。 实现机器指令功能的微程序一般是存放在中的，而用户可写的存储器则由组成。 供选择的答案如下 ～①微指令。②微操作。③水平型微指令。④垂直型微指令。 ， ①顺序。②重叠。 ， ①随机存取存储器（） 。②只读存储器（） 。 、水平型微指令和垂直型微指令的含义是什么它们各有什么特点 、简述微程序控制器与硬连线控制器的相同点与差别，并分别说明两种操作控制器的一般组成。 、什么叫并行性粗粒度并行与细粒度并行有何区别 、并行性有哪两重含义实现并行处理技术主要有哪几种形式 、造成流水线断流的因素主要有哪些分别给出它们的解决方法。 、从供选择的答案中，选出正确答案填入题中的横线上。 某机采用两级流水线组织，第一级为取指和译码，需要完成操作。第二级为执行和写回，大部分指 令能在内完成，但有两条指令需要才能完成，在程序运行时，这类指令所占比例为～。 根据上述情况，机器周期（即一级流水线进度）应选为。两条执行周期长的指令采用的方 法解决。 供选择的答案如下 ①。②。③。④。 ①机器周期选为。②用两个机器周期完成。 、今有级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作，今假设完成各步操作 的进度依次为， ， ， 。请问 流水线的操作周期应设计为多少 若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第条指令要推迟多少进度进行 如果在硬件设计上加以改进，至少需推迟多少进度 、判断以下三组指令中各存在哪种类型的数据相关。 ，。→，是存储单元 ，。→ ，。→，是存储单元 ，。→ ，。→ ，。→ 、指令流水线有取指（） 、译码（） 、执行（） 、访存（） 、写回寄存器（）五个过程段，共有条指令 连续输入此流水线。 画出流水处理的时空图，假设时钟周期为。 求流水线的实际吞吐率（单位进度里执行完毕的指令数） 。 求流水线的加速比。 求流水线的效率。 、设有主频为的微处理器，平均每条指令的执行进度为个机器周期，每个机器周期由个时钟脉冲周 期组成。问 存储器为“”等待，求出机器速度。 假如每两个机器周期中有一个是访存周期，需插入一个机器周期的等待进度，求机器速度。 （“等待”表示存储器可在一个机器周期完成读写操作，因此不需要插入等待进度） 、从供选择的答案中，选出正确答案填入题中的横线上。 微机和是采用不同主频的芯片，片内逻辑电路完全相同。若机的主频为，机为。则机的主振周期为 μ 。如机的平均指令执行速度为，那么机的平均指令周期为μ ，机的平均指令执行速度为。 供选择的答案如下 ～①。②。③。④。⑤。⑥。⑦。 、设某机主频为，每个机器周期平均含个时钟周期，执行每条指令平均花个机器周期，试问该机 的平均指令执行速度为多少 若机器主频不变，但每个机器周期平均含个时钟周期，执行每条指令平均花个机器周期，则该机 的平均指令执行速度又是多少由此可得出什么结论 、提高单机系统指令级并行性的措施主要有哪些 参考答案参考答案 习题习题 . 略 . 略 . 指令的指令周期进程安排图如附图所示。 附图指令的指令周期进程安排图 . 指令的指令周期进程安排图如附图所示。 附图指令的指令周期进程安排图 . 指令的指令周期进程安排图如附图所示。 附图指令的指令周期进程安排图 . 数据缓冲寄存器。指令寄存器。 主存地址寄存器。程序计数器。 →→操作控制器。 读主存储器通过先置操作数地址，→→→。 写主存储器通过先置操作数地址，→→。 . 略 . 略 . 略 . 如果这个控制字段，采用编码表示法，需要位控制位。 如果采用完全水平型编码方式，需要位控制位。 . 逻辑表达式的含义为 （）在进行测试时，根据指令寄存器中的～修改μ ～μ ，进行路分支。 （） 在进行测试时，根据零标志修改 μ ，进行路分支 （）所有的表达式均分别和相与，表示在内形成后继 微指令的微地址。 微地址转移逻辑图如附图所示，图中～分别对应微地址寄存器 μ ～μ的异步置“”端，低电平有 效。 附图微地址转移逻辑图 . 判别测试字段占位，直接微地址字段占位，操作控制字段占位。 微程序控制器逻辑框图如附图所示。 附图微程序控制器逻辑框图 . ④。③。④。②。①。②。①。 . 略 . 略 . 略 . 略 . 略 . ③。②。 . 流水线的操作周期应设计为。 若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第条指令要推迟进行，如附 图所示。 附图两条指令流水解释的时空图 如果在硬件设计上加以改进，如采用相关专用通路（结果一旦生成即可使用） ，则勿需推迟 第条指令的读操作。 . 在第组指令中，存在相关。第组指令中，存在相关。第 组指令中，存在相关、相