[精品]电灯延迟开关设计

课程设计任务书 专业计算机科学与技术学号学生姓名（签名） 设计题目 一、设计实验条件 电子信息系实验室 二、设计任务及要求 1课程设计任务 数字电路课程设计是继“数字电路”课后开出的实践环节课程，其目的是 训练学生综合运用学过的数字电路的基本知识，独立设计比较复杂的数字电路能 力，设计建立在硬件和软件两个平台的基础上。硬件平台是可编程逻辑器件，所 选的器件可保存在一片芯片上设计出题目要求的数字电路。软件平台是ALTERA 公司MAXPLUSIL通过课程设计，学生要掌握使用EDA （电子设计自动化） 工具设计数字电路的方法，包括设计输入便宜软件仿真下载及硬件仿真等全过程。 2课程设计要求 通过课程设计学生应掌握设计所用硬件电路的工作原理，EDA软件的使用方 法，能够熟练地利用EDA设计、调试数字电路系统，独立完成设计安装、测试全 过程，具体要求 1根据设计课题要求，查阅相关资料。 2通过设计方案的比较及所得逻辑器件，拿出最优的设计方案。 3完成电路的安装、测试。 4编写设计、安装、测试报告。 三、设计报告的内容 1 、,- . 刖a 设计目的实现电灯延迟开关的控制及延迟的时间显示，要求闭合（或断开） 开关后电灯延迟5秒变亮（或熄灭），用组合逻辑电路，时序逻辑电路以及各种与 非门来实现。 设计的意义通过此次实验不仅加强了组员的动手能力同时巩固了所学知识, 加深对知识的理解，通过查阅相关资料更多的了解这方面的知识。 2设计主体 1）用555定时器设计一个多谐振荡器，多谐振荡器产生脉冲信号控制电路的 延迟时间，规定周期为1秒。 555 GND VCC TRI DIS OUT 7HR RES CON 图1555定时器 2）电灯延迟开关控制电路，鉴于题目中关于时间延迟的要求，接通电源后电 灯延迟5秒打开，我们选用十进制加|减法计数器74LS190置数为六进制减法计数 器对555计数器的脉冲信号进行计数。 B VCC QB A QA CLK CTEN RCO U/Dz MAX/MIN QC LOAD， QD GND 74190 图274LS190十进制加法计数器 引脚功能4计数控制端 5加减计数方式控制端 11异步并行置入控制端（低电平有效） 14时钟输入端（上升沿有效） 用741S190将初始数设为5,将UID置一，对脉冲计数为减计数，数码管显示 为5、4、3、2、1、0, 0时电灯亮，此时的计数控制端也为高电平，计数停止。 3）用七段数码管把六进制数码直观的显示成数字。 图3七段数码管 4）为使七段显示数码管正常工作,将其与741 s48相连，将741S190连接到7448, 7448将高低电平信号译成数码管可读信号。 BCLrBI/r编 CFGABODE ooooooo Ills XILLA 7448 图474LS48译码器 通过以上四个主要部件为基础的各元器件连接成我们所需要的电灯延迟开关控制 电路，电路图如下所示。 图5 电灯延迟开关电路图 VCCBOGOAOBOCBCE 3.硬件安装、调试 （1）根据仿真电路图，领取相应的元器件，接好电路图。需要注意的是，安装芯 片的时候，注意其正负极，以防烧坏芯片，也要留意接地端。问清楚数码管是共 阳极还是共阴极，两者工作不一样。 （2）连好555定时器转换的多谐振荡器后，将OUT直接接小灯泡，检查是否能 正常工作，小灯泡一闪一灭，周期约为1秒，证明555连接正确。 （3）一切准备就绪后，打开电源开关，观察其是否如仿真电路一样正常工作。如 仿真电路一样，可以更改所接入的电阻来调试电路，使其达到理想状态。试验过 程中检查电路的导线是否连接实，要确保电路要完全正确，否则就不能如愿工作。 4结束语 通过本次课程设计试验让我们更加深入的了解了一些芯片的使用原理及特 点，各个引脚对芯片的控制与影响，还系统地将逻辑电路和时序电路联系在一起 复习整理。通过设计将555定时器转换成多谐振荡器的设计的记忆加深，但遗憾 实物连接并未成功，可见理论转化为实际不仅靠个人努力还要借助客观的实际条 件。总之，课程设计的意义远比那些课堂理论重要的多，既通过设计要求锻炼了 脑力，又通过设计实现锻炼了动手能力。让我认识到实践是理论的最好证明， 在我们学好课堂知识之时也要注重自身动手操作能力的培养。 5参考资料 1）阎石数字电子技术基础.高等教育出版社 2）电子技术实验指导书.校内编 四、设计时间与安排 1、设计时间1周 2、设计时间安排 熟悉实验设备、收集资料1天 设计图纸、实验、计算、程序编写调试3天 编写课程设计报告0.5天 答辩0. 5天