C语言期末试卷(A)

2011/2012学年第一学期期末试卷 课程单元电子电路分析与调试B2 （A卷）（答卷时间120分钟） 题序 一 二 三 四 总得分 得分 一、填写题（每格1分，共20分） 1. 数字信号只需用（）两种电平来表示。基本的逻辑关系有三种（）逻辑。 2・（136）护（）2（）16 （）8421BCD（）余3 码。 3. 逻辑函数的表达形式主要有 , , , 四种。 4. 优先编码器74LS148输入为〜b,输出为亍2、亶、亍0。当使能输入S 0 ,11 15 16 0, 时，输出Y1 Yo应为 5. 4个变量可构成 个最小项，全体最小项之和为。 6. A/D转化过程有、、、 四个步骤。 7. 半导体存储器分为 和 两类。 8. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最 低位LSB发生变化，则应选用 位转换器。 二、选择题（每题2分，共20分） 1. 若同意为I、不同意为0 ,否决为I、不否决为0 ,则下列三输入端（）门电路能实现 “三人一致不同意才否决”的功能。 A.与B.与非 C.或非 D.异或 2. 下列各式中的四变量A、B、C、D的最小项是o （A）ABCD （B）AB（CD） （C） A BC D （D）ABCD 3. 在下列的电路中，不是组合逻辑电路的有（） A.译码器B.编码器C.全加器D.寄存器 4. 采用四位比较器对两个四位数进行比较时，最后比较（） A.最高位B.最低位C.次高位D.次低位 5. 属于组合逻辑电路的部件是（）。 A、编码器 B、寄存器 C、触发器 D、计数器 6. 74LS138译码器，对任一组输入值其有效输出个数为（）。 A、3 个 B、8 个 C、1 个 D、11 个 7. 设JK触发器初始状态为0,要实现Qi0时，J、K端的取值可以是（）。 A. J1,K1 B. J0, Kx C. Jx,Kl D. Jl,K0 8. 用555定时器构成单稳态触发器，其输出脉宽为（ ）o A、0.7RC B、1.1RC C、1.4RC D、1.8RC 9. 一个容量为512x1的静态RAM具有（）。 A,地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 10. 2048X8位RAM芯片，其数据线的个数是 （A）12（B）8（C）14（D）2n 三、判断题（共10分，每题1分） 1. 时间上和幅值上都不连续的信号是数字信号，语音信号不是数字信号。 2. 十进制数（9） io比十六进制数（9） 16小。（） 3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（） 4. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 5. D触发器的特性方程为QiD,与Q11无关，所以它没有记忆功能。 6. D/A转换器的位数越多，转换精度越高。 7. 同步时序电路具有统一的时钟CP控制。 8. 寄存器要存放n位二进制数码时，需要2个触发器。 9. JK触发器在CP作用下，若JK1,其状态保持不变。 10. 最常见的单片集成DAC属于倒T型电阻网络DACo 四、计算分析题（共50分） 1.用公式法化简（10分） （1） Y A己BA B BC 2 YA,B,C,D Mm2, 5, 7, 8, 9, 10, 11, 12, 14, 15 2. 逻辑电路如下图所不，试写出逻辑表达式并化简之。（10分） 3.下列电路为几进制计数器画出状态转换图。（10分） 4.用3线-8线译码器74LS138和与非门实现逻辑函数，要求写明设计过程，完成电路图。（10分） L, F（A,3,C） Z〃（0，l，3,5） L2 F（A,B,C） AC B 74LS138 Sa SB Sc 0 1 2 3 4 r.5 r 6 7 yyyyvmyyy 5.图示为由555定时器构成的多谐振荡器。已知Vcc 9V, C O.luF, Ri 10K, R220Ko试求 （1）振荡频率和占空比。（6分）（2）画出A和u。的波形。（4分）