pcb布局布线技巧与原则

一、元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近 集中原则，同时数字电路和模拟电路分开； 2. 定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm （对于 M2.5）、4mm （对于M3）内不得贴装元器件； 3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体 短路； 4. 元器件的外侧距板边的距离为5mm； 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm ； 6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间 距应大于2mm。定位孔、紧 固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别 应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及 电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9. 其它元器件的布置 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出 现两个方向时，两个方向互相垂直； 10. 板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil（或0.2mm）； 11. 贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12. 贴片单边对齐，字符方向一致，封装方向一致； 13. 有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边Wlmm的区域内，以及安装孔周围1mm内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil； cpu入出线不应低于lOmil （或8mil）；线 间距不低于1 Omil； 3、正常过孔不低于30mil； 4、双列直插焊盘60mil,孔径40mil； 1/4W 电阻51*55mil （0805表贴）；直插时焊盘62mil,孔径42mil； 无极电容51*55mil （0805表贴）；直插时焊盘50mil,孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性 1、下面的一些系统要特别注意抗电磁干扰 （1）微控制器时钟频率特别高，总线周期特别快的系统。 （2）系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 （3）含微弱模拟信号电路以及高精度A/D变换电路的系统。 2、为增加系统的抗电磁干扰能力采取如下措施 （1）选用频率低的微控制器 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中 的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声 源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 2 减小信号传输中的畸变 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻 抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很 长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当TpdTr时， 就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为， 信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr 标 准延迟时间为3到18ns之间。 在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4〜20ns之间。也就是 说，信号在印刷线路上的引线越短越好，最长不宜超过25cmo而且过孔数目也应尽量少，最好不多于2个。当 信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷 线路板上的集成块之间的信号传输，要避免出现TdTrd的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则 信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 3 减小信号线间的交*干扰 A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由 于 A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲 信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td 的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信 号线不是很长时，AB上看到的实际是两个脉冲的迭加。 CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100〜200mv噪声并不影响 其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面 积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小 了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比， 与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方 要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2〜3倍。可用局部屏蔽地，在有引结的一面 引 线左右两侧布以地线。 4 减小来自电源的噪声 电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其 它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身 也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 5 注意印刷线板与元器件的高频特性 在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布 电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大 于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。 印刷线路板的过孔大约引起0.6pf的电容。 一个集成电路本身的封装材料引入2〜6pf电容。 一个线路板上的接插件，有520nH的分布电感。一个双列直抨的24引脚集成电路托座，弓I入4〜18nH的分布电 感。 这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注 启、。 6 元