ad9850介绍ad9850中文资料

第13章 DDS芯片AD9850/AD9851的设计 13.1 硬件设计 信号源作为现代电子产品设计和生产中的重要工具,必须满足高精度、高速度、高分辨 率等要求。本章基于 DDS Direct Digital Synthesis ,直接数字频率合成技术，采用 AD9850 DDS 芯片，采用 F169 单片机作为控制芯片，实现一种了简易信号发生器的设计，该信号 发生器具有输出频率范围宽，可以输出正弦和方波两种波形，与键盘结合易于实现全数字 化的设计。 13.1.1 AD9850 DDS芯片简介随着数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技 术，即直接数字频率合成（DDS）技术异军突起。美国 AD 公司推出的高集成度频率合成 器 AD9850 便是采用 DDS 技术的典型产品之一。 AD9850 采用 CMOS 工艺，其功耗在 3.3V 左右。供电时仅为 155mW，扩展工业级温 度范围为-40～80℃，采用 28脚 SSOP 表面封装形式。AD9850 的引脚排列如图 13-1 所示 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 D3 D2 D1 LSB D0 DGND DVDO W_CLK FQ-UD CLKIN AGND AVDD RSET QOUT QOUTB D4 D5 D6 D7 MSB DGND DVDO RESET IOUT IOUTB AGND AVDO DACBLNC VINP VINN 图13-1 AD9850的引脚图 图 13-2 中层虚线内是一个完整的可编程 DDS 系统，外层虚线内包含了 AD9850 的主 要组成部分。图 13-3 为其组成框图。微 控 制 器 相位控 制字 频率控 制字 相位累加器 相位寄 存器 正弦查 询表 比较器 DAC LPF 方波输出 正弦波输出 图13-2 AD9850组成原理 AD9850 内含可编程 DDS 系统和高速比较器，能实现全数字编程控制的频率合成[22]。 可编程 DDS 系统的核心是相位累加器，它由一个加法器和一个 位相位寄存器组成， N 一般为 24～32。每来一个外部参考时钟，相位寄存器便以步长 递加。相位寄存器的 N M 输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的 数字幅度信息，每一个地址对应正弦波中 0～360范围的一个相位点。查询表把输入地址 的相位信息映射成正弦波幅度信号，然后驱动 DAC 以输出模式量。相位寄存器每过 个外部参考时钟后返回到初始状态一次，相位地正弦查询表每消费品一个循环也回 2N M 到初始位置，从而使整个 DDS 系统输出一个正弦波。输出的正弦波周期 ， 0 2 c T T N M  频率 ， 、 分别为外部参考时钟的周期和频率。 2 out c f Mf N  c T c f AD9850 采用 32 位的相位累加器将信号截断成 14 位输入到正弦查询表，查询表的输 出再被截断成 10 位后输入到 DAC，DAC 再输出两个互补的电流。DAC 满量程输出电流 通过一个外接电阻 调节，调节关系为 321.148V/RSET， 的典型值是 set R set I set R 3.9 。将 DAC 的输出经低通滤波后接到 AD9850 内部的高速 K  比较器上即可直接输出一个抖动很小的方波。其系统功能如图 3-3 所示。 AD9850 在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可 编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换 为方波输出[23]。在 125MHz 的时钟下，32 位的频率控制字可使 AD9850 的输出频率分 辨率达 0.0291Hz ；并具有 5 位相位控制位，而且允许相位按增量 ， ， ， 180  45  90  ， 或这些值的组合进行调整。 22.5  11.25 32位频 率控制 字 相位控 制字 频率/相位数 据寄存器 数据输入寄存器 并行 输入 高速DDS 10位 DAC 参考时钟输入 主复位 频率更新 及数据寄 存器复位 字装入时钟 1位*4 0串 行输入 8位*5并 行输入 比较器 CLOCK OUT CLOCK OUTB 模拟输入 模拟输出 DAC RESET AD9850 频率,相位和控制数据输入 Vcc GND 图13-3 AD9850的内部结构 13.1.2 AD9850 的控制字与控制时序 AD9850 有 40 位控制字，32 位用于频率控制，5 位用于相位控制。1 位用于电源休 眠（Power down ）控制，2 位用于选择工作方式。这 40 位控制字可通过并行方式或串行 方式输入到 AD9850，在并行装入方式中，通过 8 位总线 D0D7 将可数据输入到寄存器， 在重复 5 次之后再在 FQ_UD 上升沿把 40 位数据从输入寄存器装入到频率/相位数据寄存 器（更新 DDS 输出频率和相位） ，同时把地址指针复位到第一个输入寄存器。接着在 W_CLK 的上升沿装入 8 位数据，并把指针指向下一个输入寄存器，连续 5 个 W_CLK 上升沿后，W_CLK 的边沿就不再起作用，直到复位信号或 FQ_UD 上升沿把地址指针复 位到第一个寄存器。在串行输入方式，W_CLK 上升沿把 25 引脚的一位数据串行移入， 当移动 40 位后，用一个 FQ_UD 脉冲即可更新输出频率和相位。图 3-4 是相应的控制字 并行输入的控制时序图。DATA W0 W1 W2 W3 W4 W_CLK FQ_UD REF CLK COS OUT TWH TWL TPD TPL TPH TCF VALID DATA 图13-4 控制字并行输入时序 AD9850 的复位（RESET ）信号为高电平有效，且脉冲宽度不小于 5 个参考时钟周 期。AD9850 的参考时钟频率一般远高于单片机的时钟频率，因此 AD9850 的复位 （RESET ）端可与单片机的复位端直接相连。值得一提的是用于选择工作方式的两个 控制位，无论并行还是串行最好都写成 00，并行时的 10、01 和串行时的 10、01、11 都 是工厂测试用的保留控制字，不慎使用可能导致难以预料的后果。 13.2 接口电路 图13-5 接口电路 图 13-5 是 F169 和 AD9850 DDS 接口电路，P3 口作为数据接口，P4.0、P4.1、P4.2 和 AD9850 的 W_CLK、FQ_UD、RESET 相连作为控制引脚。小结 AD9850 芯片和 AD9851 芯片是不是差不多的，主要有两点区别，一是 AD9850 芯片 外部参考晶振的上限频率是 125MHz，AD9851 是 30MHz，二是 AD9850 芯片没有倍频功 能，AD9851 芯片内部有六倍频功能，所以 AD9851 芯片最终的工作频率是 180MHz，其余 没有什么区别了，读者也可以根据自己的要求改进硬件或者软件，设计出满足自己系统需 要的 DDS