alterafpga管脚定义

Altera FPGA引脚定义 2011-02-28 152033 分类 IT业界 用户I/O通用输入输出引脚。 配置管脚 MSEL[10] 用于选择配置模式，比如AS、PS等。 DATA0 FPGA串行数据输入，连接到配置器件的串行数据输出管脚。 DCLK FPGA串行时钟输出，为配置器件提供串行时钟。 nCSO（I/O）FPGA片选信号输出，连接到配置器件的nCS管脚。 ASDO（I/O）FPGA串行数据输出，连接到配置器件的ASDI管脚。 nCEO 下载链期间始能输出。在一条下载链中，当第一个器件配置完成后， 此信号将始能下一个器件开始进行配置。下载链上最后一个器件的nCEO悬空。 nCE 下载链器件始能输入，连接到上一个器件的nCEO，下载链的最后一个 器件nCE接地。 nCNFIG 用户模式配置起始信号。 nSTATUS 配置状态信号。 CONF_DONE 配置结束信号。 电源管脚 VCCINT 内核电压。130nm为1.5V，90nm为1.2V VCCIO 端口电压。一般为3.3V，还可以支持多种电压，5V、1.8V、1.5V VREF 参考电压 GND 信号地时钟管脚 VCC_PLL PLL管脚电压，直接连VCCIO VCCA_PLL PLL模拟电压，截止通过滤波器接到VCCINT上 GNDA_PLL PLL模拟地 GNDD_PLL PLL数字地 CLK[n] PLL时钟输入 PLL[n]_OUT PLL时钟输出特殊管脚 VCCPD 用于寻则驱动 VCCSEL 用于控制配置管脚和PLL相关的输入缓冲电压 PROSEL 上电复位选项 NIOPULLUP 用于控制配置时所使用的用户I/O的内部上拉电阻是否工作 TEMPDIODEN 用于关联温度敏感二极管 ***************************************************************** **************** 1/1.I/O,ASDO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在 AS 模式下，这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配 置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻，一直 有效，配置完成后，该脚就变成三态输入脚。ASDO 脚直接接到配置芯片的 ASDI 脚（第5 脚）。 2/2.I/O,nCSO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用.在 AS 模式下，这个脚是CII 用来给外面的串行配置芯片发送的使能脚。在AS 模 式下,ASDO 有一个内部的上拉电阻，一直有效。这个脚是低电平有效的。直接 接到配置芯片的/CS 脚（第1 脚）。 3/3.I/O,CRC_ERROR 当错误检测CRC 电路被选用时，这个脚就被作为CRC_ERROR 脚，如果不用 默认就用来做I/O。但要注意，这个脚是不支持漏极开路和反向的。当它作为 CRC_ERROR 时，高电平输出则表示出现了CRC 校验错误（在配置SRAM 各个比 特时出现了错误）。CRC 电路的支持可以在setting 中加上。这个脚一般与 nCONFIG 脚配合起来用。即如果配置过程出错，重新配置. 4/4.I/O,CLKUSR 当在软件中打开Enable User-supplled start-up clockCLKUSR选项后， 这个脚就只可以作为用户提供的初始化时钟输入脚。在所有配置数据都已经被 接收后，CONF_DONE 脚会变成高电平，CII 器件还需要299 个时钟周期来初始 化寄存器，I/O 等等状态，FPGA 有两种方式，一种是用内部的晶振（10MHz）， 另一种就是从CLKUSR 接进来的时钟（最大不能超过100MHz）。有这个功能， 可以延缓FPGA 开始工作的时间，可以在需要和其它器件进行同步的特殊应用 中用到。7/13.I/O,VREF 用来给某些差分标准提供一个参考电平。没有用到的话，可以当成I/O 来 用。 14/20. DATA0 专用输入脚。在AS 模式下，配置的过程是CII 将nCSO 置低电平，配置 芯片被使能。CII然后通过DCLK 和ASDO 配合操作，发送操作的命令，以及读 的地址给配置芯片。配置芯片然后通过DATA 脚给CII 发送数据。DATA 脚就接 到CII 的DATA0 脚上。CII 接收完所有的配置数据后，就会释放CONF_DONE 脚（即不强制使CONF_DONE 脚为低电平），CONF_DONE 脚是漏极开路（Open- Drain）的。这时候，因为CONF_DONE 在外部会接一个10K 的电阻，所以它会 变成高电平。同时，CII 就停止DCLK 信号。在CONF_DONE 变成高电平以后 （这时它又相当于变成一个输入脚），初始化的过程就开始了。所以， CONF_DONE 这个脚外面一定要接一个10K 的电阻，以保证初始化过程可以正确 开始。 DATA0,DCLK,NCSO,ASDO 脚上都有微弱的上拉电阻，且一直有效。在配 置完成后，这些脚都会变成输入三态，并被内部微弱的上拉电阻将电平置为高 电平。在AS 模式下，DATA0就接到配置芯片的DATA第2 脚）。 15/21. DCLK PS 模式下是输入，AS 模式下是输出。在PS 模式下，DCLK 是一个时钟输 入脚，是外部器件将配置数据传送给FPGA 的时钟。数据是在DCLK 的上升沿把 数据，在AS 模式下，DCLK脚是一个时钟输出脚，就是提供一个配置时钟。直 接接到配置芯片的DCLK 脚上去（第6脚）。无论是哪种配置模式，配置完成 后，这个脚都会变成三态。如果外接的是配置器件，配置器件会置DCLK 脚为 低电平。如果使用的是主控芯片，可以将DCLK 置高也可以将DCLK 置低。配置 完成后，触发这个脚并不会影响已配置完的FPGA。这个脚带了输入Buffer，支 持施密特触发器的磁滞功能。 16/22. nCE 专用输入脚。这个脚是一个低电平有效的片选使能信号。nCE 脚是配置使 能脚。在配置，初始化以及用户模式下，nCE 脚必须置低。在多个器件的配置 过程中，第一个器件的nCE 脚要置低，它的nCEO 要连接到下一个器件的nCE 脚上，形成了一个链。nCE 脚在用JTAG编程模式下也需要将nCE 脚置低。 这 个脚带了输入Buffer，支持施密特触发器的磁滞功能。 20/26. nCONFIG 专用的输入管脚。这个管脚是一个配置控制输入脚。如果这个脚在用户模 式下被置低，FPGA就会丢失掉它的配置数据，并进入一个复位状态，并将所有的I/O 脚置成三态的。nCONFIG从低电平跳变到高电平的过程会初始化重配置 的过程。如果配置方案采用增强型的配置器件或EPC2,用户可以将nCONFIG 脚 直接接到VCC 或到配置芯片的nINIT_CONF 脚上去。这个脚带了输入Buffer， 支持施密特触发器的磁滞功能。实际上，在用户模式下，nCONFIG信号就是用 来初始化重配置的。当nCONFIG 脚被置低后，初始化进程就开始了。当 nCONFIG脚被置低后，CI