中国科学院“百人计划”A类

中国科学院“百人计划”A类 择优支持申请表 申请人姓名靳磊 聘用单位中国科学院微电子研究所 联系电话18696181790 传真 010・82995583 电子邮件 iinleiCS 中国科学院人事局 姓名 靳磊 性别男 出生年月 1980年8月 专业 微电子学与固体电子学 研究领域 存储器器件研究 聘任岗位 “百人计划”研究员 上岗时间 2013.11.29 学习经历（从本科填起） 起始时间 终止时间 单位 学位 专业 1998.9 2002.7 清华大学电机工程与 应用电子技术系 本科 电气工程及其自动 化 2002.9 2009.1 北京大学微电子学系 博士 微电子学与固态电 子学 工作经历（准确到月份） 起始时间 终止时间 单位 研究领域 专业技术职称 2009.1 2013.10 新加坡思达科技有限 公司 半导体参数 及可靠性测 试系统 研发项目经理 2013.11 至今 中科院微电子研究所 存储器器件 研究 研究员 如内容较多，本栏目填不下时，可另纸接续（以下各栏目均如此） 主要学术成就、科技成果及创新点简要概括，不超过500字 靳磊博士长期从事半导体器件、可靠性和参数测试分析相关的科研和产品研 发。近五年主要科研及产品研发成果 2009〜2013年，新加坡思达科技有限公司 ＞主持开发了晶圆级电迁移Electromigration测试分析软件，算法性能优于 业界现有方案。进而完成了晶圆级可靠性测试及参数分析完整解决方案 的研发；相关产品已在TSMC、Samsung ＞ IBM等数十家客户获得应用。 ＞与Agilent公司合作，完成了 Linux平台的企业级可靠性测试和分析软件 平台的开发，目前已获得应用。 ＞担任项目经理，主持开发了一套新型半导体器件测试分析系统。该系统 整合了探针台与测试仪，适应于TSMC先进半导体技术研发的最新需求, 同时具备广泛的适用性。该系统已通过数家客户验证，并在TSMC在前 沿技术研发中用于样品电学测试分析。 2014年，中国科学院微电子研究所 ＞开展Flash存储器的总剂量辐射失效机制研究，提出并实现了 Flash器件 6C。总剂量辐射的DC、电荷泵在线测试。 ＞提出SiO2/HfO2层叠结构隧穿层的金属浮栅器件，获得了优异的编程擦 除速度和保持特性。在栅堆栈减薄的同时，实现了存储器特性的显著提 升。 ＞针对三维电荷俘获存储器件的可靠性问题，研究了 HfO2存储层的电荷再 分布过程，并研究了退火温度、材料组分对存储性能的影响。指出低温 退火能够产生较深的缺陷能级，可以抑制横向电荷扩散。A1组分的增加 引入的深能级缺陷亦有利于保持特性的改善。 ＞根据Flash存储器件RTN噪声与栅压的依赖关系，提出了 Flash器件 RTN噪声特性与原生和新生缺陷关系的物理模型。 ＞针对三维阵列结构尺寸对器件特性的影响进行了模拟研究，为三维存储 器集成工艺开发提供参考。 1-3篇代表性论文（从事科研工作以来） 作者排序 题目 期刊名称 年份、卷期 及页码 非第一作者 Metal floating gate memory device with SiO2/HlO2 dual-layer as engineered tunneling barrier IEEE Electron Device Letters voL35, no.7, p. 744 2014 第一作者 On the channel length dependence of Negative Bias Temperature Instability in nano-CMOS technology International Journalof Nanotechnology voL6, no.7, p. 670 2009 第一作者 Investigation of NBTI recovery induced by conventional measurements fbr pMOSFETs with ultra-thin SiON gate dielectrics IEEE IIRW Final Report p.38, 2007 近5年发表主要论文或获批准专利情况 作者排序 题目 期刊或国际 会议名称 年份、卷期 及页码 第一作者 Characterization of total ionizing dose efleet investigated by in-situ measurements fbr a 65nm flash technology 12thIEEE ICSICT p.1 2015 非第一作者 Metal floating gate memory device with SiO2/HfO2 dual-layer as engineered tunneling barrier IEEE Electron Device Letters vol.35,no.7,p.744, 2014 非第一作者 Gate bias dependence of complex random telegraph noise behavior in 65nm NOR flash memory IEEE Electron Device Letters voL36,iio.l, p.26, 2015 非第一作者 Low temperature post deposition annealing investigation fbr 3D charge trap flash memory by kelvin probe force microscopy Applied Physics A voLl 18,no.l, p.l, 2015 非第一作者 Low temperature atomic layer deposited HfO2 film lor high perance charge trapping flash memory application Semiconductor Scienceand Technology vol.29, no.4, 45019 2014 非第一作者 Charge loss characteristics of difterent Al contents in a HfAIO trapping layer investigated by variable temperature kelvin probe force microscopy Chinese Physics Letters voL31,no.6, 067701, 2014 非第一作者 Investi